1
2
3
4
5
6#ifndef _PCIE_CADENCE_H
7#define _PCIE_CADENCE_H
8
9#include <linux/kernel.h>
10#include <linux/pci.h>
11#include <linux/phy/phy.h>
12
13
14#define LINK_WAIT_MAX_RETRIES 10
15#define LINK_WAIT_USLEEP_MIN 90000
16#define LINK_WAIT_USLEEP_MAX 100000
17
18
19
20
21#define CDNS_PCIE_LM_BASE 0x00100000
22
23
24#define CDNS_PCIE_LM_ID (CDNS_PCIE_LM_BASE + 0x0044)
25#define CDNS_PCIE_LM_ID_VENDOR_MASK GENMASK(15, 0)
26#define CDNS_PCIE_LM_ID_VENDOR_SHIFT 0
27#define CDNS_PCIE_LM_ID_VENDOR(vid) \
28 (((vid) << CDNS_PCIE_LM_ID_VENDOR_SHIFT) & CDNS_PCIE_LM_ID_VENDOR_MASK)
29#define CDNS_PCIE_LM_ID_SUBSYS_MASK GENMASK(31, 16)
30#define CDNS_PCIE_LM_ID_SUBSYS_SHIFT 16
31#define CDNS_PCIE_LM_ID_SUBSYS(sub) \
32 (((sub) << CDNS_PCIE_LM_ID_SUBSYS_SHIFT) & CDNS_PCIE_LM_ID_SUBSYS_MASK)
33
34
35#define CDNS_PCIE_LM_RP_RID (CDNS_PCIE_LM_BASE + 0x0228)
36#define CDNS_PCIE_LM_RP_RID_MASK GENMASK(15, 0)
37#define CDNS_PCIE_LM_RP_RID_SHIFT 0
38#define CDNS_PCIE_LM_RP_RID_(rid) \
39 (((rid) << CDNS_PCIE_LM_RP_RID_SHIFT) & CDNS_PCIE_LM_RP_RID_MASK)
40
41
42#define CDNS_PCIE_LM_EP_ID (CDNS_PCIE_LM_BASE + 0x022c)
43#define CDNS_PCIE_LM_EP_ID_DEV_MASK GENMASK(4, 0)
44#define CDNS_PCIE_LM_EP_ID_DEV_SHIFT 0
45#define CDNS_PCIE_LM_EP_ID_BUS_MASK GENMASK(15, 8)
46#define CDNS_PCIE_LM_EP_ID_BUS_SHIFT 8
47
48
49#define CDNS_PCIE_LM_EP_FUNC_BAR_CFG0(fn) \
50 (CDNS_PCIE_LM_BASE + 0x0240 + (fn) * 0x0008)
51#define CDNS_PCIE_LM_EP_FUNC_BAR_CFG1(fn) \
52 (CDNS_PCIE_LM_BASE + 0x0244 + (fn) * 0x0008)
53#define CDNS_PCIE_LM_EP_FUNC_BAR_CFG_BAR_APERTURE_MASK(b) \
54 (GENMASK(4, 0) << ((b) * 8))
55#define CDNS_PCIE_LM_EP_FUNC_BAR_CFG_BAR_APERTURE(b, a) \
56 (((a) << ((b) * 8)) & CDNS_PCIE_LM_EP_FUNC_BAR_CFG_BAR_APERTURE_MASK(b))
57#define CDNS_PCIE_LM_EP_FUNC_BAR_CFG_BAR_CTRL_MASK(b) \
58 (GENMASK(7, 5) << ((b) * 8))
59#define CDNS_PCIE_LM_EP_FUNC_BAR_CFG_BAR_CTRL(b, c) \
60 (((c) << ((b) * 8 + 5)) & CDNS_PCIE_LM_EP_FUNC_BAR_CFG_BAR_CTRL_MASK(b))
61
62
63#define CDNS_PCIE_LM_EP_FUNC_CFG (CDNS_PCIE_LM_BASE + 0x02c0)
64
65
66#define CDNS_PCIE_LM_RC_BAR_CFG (CDNS_PCIE_LM_BASE + 0x0300)
67#define CDNS_PCIE_LM_RC_BAR_CFG_BAR0_APERTURE_MASK GENMASK(5, 0)
68#define CDNS_PCIE_LM_RC_BAR_CFG_BAR0_APERTURE(a) \
69 (((a) << 0) & CDNS_PCIE_LM_RC_BAR_CFG_BAR0_APERTURE_MASK)
70#define CDNS_PCIE_LM_RC_BAR_CFG_BAR0_CTRL_MASK GENMASK(8, 6)
71#define CDNS_PCIE_LM_RC_BAR_CFG_BAR0_CTRL(c) \
72 (((c) << 6) & CDNS_PCIE_LM_RC_BAR_CFG_BAR0_CTRL_MASK)
73#define CDNS_PCIE_LM_RC_BAR_CFG_BAR1_APERTURE_MASK GENMASK(13, 9)
74#define CDNS_PCIE_LM_RC_BAR_CFG_BAR1_APERTURE(a) \
75 (((a) << 9) & CDNS_PCIE_LM_RC_BAR_CFG_BAR1_APERTURE_MASK)
76#define CDNS_PCIE_LM_RC_BAR_CFG_BAR1_CTRL_MASK GENMASK(16, 14)
77#define CDNS_PCIE_LM_RC_BAR_CFG_BAR1_CTRL(c) \
78 (((c) << 14) & CDNS_PCIE_LM_RC_BAR_CFG_BAR1_CTRL_MASK)
79#define CDNS_PCIE_LM_RC_BAR_CFG_PREFETCH_MEM_ENABLE BIT(17)
80#define CDNS_PCIE_LM_RC_BAR_CFG_PREFETCH_MEM_32BITS 0
81#define CDNS_PCIE_LM_RC_BAR_CFG_PREFETCH_MEM_64BITS BIT(18)
82#define CDNS_PCIE_LM_RC_BAR_CFG_IO_ENABLE BIT(19)
83#define CDNS_PCIE_LM_RC_BAR_CFG_IO_16BITS 0
84#define CDNS_PCIE_LM_RC_BAR_CFG_IO_32BITS BIT(20)
85#define CDNS_PCIE_LM_RC_BAR_CFG_CHECK_ENABLE BIT(31)
86
87
88#define CDNS_PCIE_LM_BAR_CFG_CTRL_DISABLED 0x0
89#define CDNS_PCIE_LM_BAR_CFG_CTRL_IO_32BITS 0x1
90#define CDNS_PCIE_LM_BAR_CFG_CTRL_MEM_32BITS 0x4
91#define CDNS_PCIE_LM_BAR_CFG_CTRL_PREFETCH_MEM_32BITS 0x5
92#define CDNS_PCIE_LM_BAR_CFG_CTRL_MEM_64BITS 0x6
93#define CDNS_PCIE_LM_BAR_CFG_CTRL_PREFETCH_MEM_64BITS 0x7
94
95#define LM_RC_BAR_CFG_CTRL_DISABLED(bar) \
96 (CDNS_PCIE_LM_BAR_CFG_CTRL_DISABLED << (((bar) * 8) + 6))
97#define LM_RC_BAR_CFG_CTRL_IO_32BITS(bar) \
98 (CDNS_PCIE_LM_BAR_CFG_CTRL_IO_32BITS << (((bar) * 8) + 6))
99#define LM_RC_BAR_CFG_CTRL_MEM_32BITS(bar) \
100 (CDNS_PCIE_LM_BAR_CFG_CTRL_MEM_32BITS << (((bar) * 8) + 6))
101#define LM_RC_BAR_CFG_CTRL_PREF_MEM_32BITS(bar) \
102 (CDNS_PCIE_LM_BAR_CFG_CTRL_PREFETCH_MEM_32BITS << (((bar) * 8) + 6))
103#define LM_RC_BAR_CFG_CTRL_MEM_64BITS(bar) \
104 (CDNS_PCIE_LM_BAR_CFG_CTRL_MEM_64BITS << (((bar) * 8) + 6))
105#define LM_RC_BAR_CFG_CTRL_PREF_MEM_64BITS(bar) \
106 (CDNS_PCIE_LM_BAR_CFG_CTRL_PREFETCH_MEM_64BITS << (((bar) * 8) + 6))
107#define LM_RC_BAR_CFG_APERTURE(bar, aperture) \
108 (((aperture) - 2) << ((bar) * 8))
109
110
111
112
113#define CDNS_PCIE_EP_FUNC_BASE(fn) (((fn) << 12) & GENMASK(19, 12))
114
115#define CDNS_PCIE_EP_FUNC_MSI_CAP_OFFSET 0x90
116#define CDNS_PCIE_EP_FUNC_MSIX_CAP_OFFSET 0xb0
117
118
119
120
121#define CDNS_PCIE_RP_BASE 0x00200000
122
123
124
125
126
127#define CDNS_PCIE_AT_BASE 0x00400000
128
129
130#define CDNS_PCIE_AT_OB_REGION_PCI_ADDR0(r) \
131 (CDNS_PCIE_AT_BASE + 0x0000 + ((r) & 0x1f) * 0x0020)
132#define CDNS_PCIE_AT_OB_REGION_PCI_ADDR0_NBITS_MASK GENMASK(5, 0)
133#define CDNS_PCIE_AT_OB_REGION_PCI_ADDR0_NBITS(nbits) \
134 (((nbits) - 1) & CDNS_PCIE_AT_OB_REGION_PCI_ADDR0_NBITS_MASK)
135#define CDNS_PCIE_AT_OB_REGION_PCI_ADDR0_DEVFN_MASK GENMASK(19, 12)
136#define CDNS_PCIE_AT_OB_REGION_PCI_ADDR0_DEVFN(devfn) \
137 (((devfn) << 12) & CDNS_PCIE_AT_OB_REGION_PCI_ADDR0_DEVFN_MASK)
138#define CDNS_PCIE_AT_OB_REGION_PCI_ADDR0_BUS_MASK GENMASK(27, 20)
139#define CDNS_PCIE_AT_OB_REGION_PCI_ADDR0_BUS(bus) \
140 (((bus) << 20) & CDNS_PCIE_AT_OB_REGION_PCI_ADDR0_BUS_MASK)
141
142
143#define CDNS_PCIE_AT_OB_REGION_PCI_ADDR1(r) \
144 (CDNS_PCIE_AT_BASE + 0x0004 + ((r) & 0x1f) * 0x0020)
145
146
147#define CDNS_PCIE_AT_OB_REGION_DESC0(r) \
148 (CDNS_PCIE_AT_BASE + 0x0008 + ((r) & 0x1f) * 0x0020)
149#define CDNS_PCIE_AT_OB_REGION_DESC0_TYPE_MASK GENMASK(3, 0)
150#define CDNS_PCIE_AT_OB_REGION_DESC0_TYPE_MEM 0x2
151#define CDNS_PCIE_AT_OB_REGION_DESC0_TYPE_IO 0x6
152#define CDNS_PCIE_AT_OB_REGION_DESC0_TYPE_CONF_TYPE0 0xa
153#define CDNS_PCIE_AT_OB_REGION_DESC0_TYPE_CONF_TYPE1 0xb
154#define CDNS_PCIE_AT_OB_REGION_DESC0_TYPE_NORMAL_MSG 0xc
155#define CDNS_PCIE_AT_OB_REGION_DESC0_TYPE_VENDOR_MSG 0xd
156
157#define CDNS_PCIE_AT_OB_REGION_DESC0_HARDCODED_RID BIT(23)
158#define CDNS_PCIE_AT_OB_REGION_DESC0_DEVFN_MASK GENMASK(31, 24)
159#define CDNS_PCIE_AT_OB_REGION_DESC0_DEVFN(devfn) \
160 (((devfn) << 24) & CDNS_PCIE_AT_OB_REGION_DESC0_DEVFN_MASK)
161
162
163#define CDNS_PCIE_AT_OB_REGION_DESC1(r) \
164 (CDNS_PCIE_AT_BASE + 0x000c + ((r) & 0x1f) * 0x0020)
165#define CDNS_PCIE_AT_OB_REGION_DESC1_BUS_MASK GENMASK(7, 0)
166#define CDNS_PCIE_AT_OB_REGION_DESC1_BUS(bus) \
167 ((bus) & CDNS_PCIE_AT_OB_REGION_DESC1_BUS_MASK)
168
169
170#define CDNS_PCIE_AT_OB_REGION_CPU_ADDR0(r) \
171 (CDNS_PCIE_AT_BASE + 0x0018 + ((r) & 0x1f) * 0x0020)
172#define CDNS_PCIE_AT_OB_REGION_CPU_ADDR0_NBITS_MASK GENMASK(5, 0)
173#define CDNS_PCIE_AT_OB_REGION_CPU_ADDR0_NBITS(nbits) \
174 (((nbits) - 1) & CDNS_PCIE_AT_OB_REGION_CPU_ADDR0_NBITS_MASK)
175
176
177#define CDNS_PCIE_AT_OB_REGION_CPU_ADDR1(r) \
178 (CDNS_PCIE_AT_BASE + 0x001c + ((r) & 0x1f) * 0x0020)
179
180
181#define CDNS_PCIE_AT_IB_RP_BAR_ADDR0(bar) \
182 (CDNS_PCIE_AT_BASE + 0x0800 + (bar) * 0x0008)
183#define CDNS_PCIE_AT_IB_RP_BAR_ADDR0_NBITS_MASK GENMASK(5, 0)
184#define CDNS_PCIE_AT_IB_RP_BAR_ADDR0_NBITS(nbits) \
185 (((nbits) - 1) & CDNS_PCIE_AT_IB_RP_BAR_ADDR0_NBITS_MASK)
186#define CDNS_PCIE_AT_IB_RP_BAR_ADDR1(bar) \
187 (CDNS_PCIE_AT_BASE + 0x0804 + (bar) * 0x0008)
188
189
190#define CDNS_PCIE_AT_LINKDOWN (CDNS_PCIE_AT_BASE + 0x0824)
191
192enum cdns_pcie_rp_bar {
193 RP_BAR_UNDEFINED = -1,
194 RP_BAR0,
195 RP_BAR1,
196 RP_NO_BAR
197};
198
199#define CDNS_PCIE_RP_MAX_IB 0x3
200#define CDNS_PCIE_MAX_OB 32
201
202struct cdns_pcie_rp_ib_bar {
203 u64 size;
204 bool free;
205};
206
207
208#define CDNS_PCIE_AT_IB_EP_FUNC_BAR_ADDR0(fn, bar) \
209 (CDNS_PCIE_AT_BASE + 0x0840 + (fn) * 0x0040 + (bar) * 0x0008)
210#define CDNS_PCIE_AT_IB_EP_FUNC_BAR_ADDR1(fn, bar) \
211 (CDNS_PCIE_AT_BASE + 0x0844 + (fn) * 0x0040 + (bar) * 0x0008)
212
213
214#define CDNS_PCIE_NORMAL_MSG_ROUTING_MASK GENMASK(7, 5)
215#define CDNS_PCIE_NORMAL_MSG_ROUTING(route) \
216 (((route) << 5) & CDNS_PCIE_NORMAL_MSG_ROUTING_MASK)
217#define CDNS_PCIE_NORMAL_MSG_CODE_MASK GENMASK(15, 8)
218#define CDNS_PCIE_NORMAL_MSG_CODE(code) \
219 (((code) << 8) & CDNS_PCIE_NORMAL_MSG_CODE_MASK)
220#define CDNS_PCIE_MSG_NO_DATA BIT(16)
221
222struct cdns_pcie;
223
224enum cdns_pcie_msg_code {
225 MSG_CODE_ASSERT_INTA = 0x20,
226 MSG_CODE_ASSERT_INTB = 0x21,
227 MSG_CODE_ASSERT_INTC = 0x22,
228 MSG_CODE_ASSERT_INTD = 0x23,
229 MSG_CODE_DEASSERT_INTA = 0x24,
230 MSG_CODE_DEASSERT_INTB = 0x25,
231 MSG_CODE_DEASSERT_INTC = 0x26,
232 MSG_CODE_DEASSERT_INTD = 0x27,
233};
234
235enum cdns_pcie_msg_routing {
236
237 MSG_ROUTING_TO_RC,
238
239
240 MSG_ROUTING_BY_ADDR,
241
242
243 MSG_ROUTING_BY_ID,
244
245
246 MSG_ROUTING_BCAST,
247
248
249 MSG_ROUTING_LOCAL,
250
251
252 MSG_ROUTING_GATHER,
253};
254
255struct cdns_pcie_ops {
256 int (*start_link)(struct cdns_pcie *pcie);
257 void (*stop_link)(struct cdns_pcie *pcie);
258 bool (*link_up)(struct cdns_pcie *pcie);
259 u64 (*cpu_addr_fixup)(struct cdns_pcie *pcie, u64 cpu_addr);
260};
261
262
263
264
265
266
267
268
269
270
271struct cdns_pcie {
272 void __iomem *reg_base;
273 struct resource *mem_res;
274 struct device *dev;
275 bool is_rc;
276 int phy_count;
277 struct phy **phy;
278 struct device_link **link;
279 const struct cdns_pcie_ops *ops;
280};
281
282
283
284
285
286
287
288
289
290
291
292
293
294
295struct cdns_pcie_rc {
296 struct cdns_pcie pcie;
297 struct resource *cfg_res;
298 void __iomem *cfg_base;
299 u32 vendor_id;
300 u32 device_id;
301 bool avail_ib_bar[CDNS_PCIE_RP_MAX_IB];
302};
303
304
305
306
307
308struct cdns_pcie_epf {
309 struct pci_epf_bar *epf_bar[PCI_STD_NUM_BARS];
310};
311
312
313
314
315
316
317
318
319
320
321
322
323
324
325
326
327
328
329
330
331
332
333struct cdns_pcie_ep {
334 struct cdns_pcie pcie;
335 u32 max_regions;
336 unsigned long ob_region_map;
337 phys_addr_t *ob_addr;
338 phys_addr_t irq_phys_addr;
339 void __iomem *irq_cpu_addr;
340 u64 irq_pci_addr;
341 u8 irq_pci_fn;
342 u8 irq_pending;
343
344 spinlock_t lock;
345 struct cdns_pcie_epf *epf;
346};
347
348
349
350static inline void cdns_pcie_writel(struct cdns_pcie *pcie, u32 reg, u32 value)
351{
352 writel(value, pcie->reg_base + reg);
353}
354
355static inline u32 cdns_pcie_readl(struct cdns_pcie *pcie, u32 reg)
356{
357 return readl(pcie->reg_base + reg);
358}
359
360static inline u32 cdns_pcie_read_sz(void __iomem *addr, int size)
361{
362 void __iomem *aligned_addr = PTR_ALIGN_DOWN(addr, 0x4);
363 unsigned int offset = (unsigned long)addr & 0x3;
364 u32 val = readl(aligned_addr);
365
366 if (!IS_ALIGNED((uintptr_t)addr, size)) {
367 pr_warn("Address %p and size %d are not aligned\n", addr, size);
368 return 0;
369 }
370
371 if (size > 2)
372 return val;
373
374 return (val >> (8 * offset)) & ((1 << (size * 8)) - 1);
375}
376
377static inline void cdns_pcie_write_sz(void __iomem *addr, int size, u32 value)
378{
379 void __iomem *aligned_addr = PTR_ALIGN_DOWN(addr, 0x4);
380 unsigned int offset = (unsigned long)addr & 0x3;
381 u32 mask;
382 u32 val;
383
384 if (!IS_ALIGNED((uintptr_t)addr, size)) {
385 pr_warn("Address %p and size %d are not aligned\n", addr, size);
386 return;
387 }
388
389 if (size > 2) {
390 writel(value, addr);
391 return;
392 }
393
394 mask = ~(((1 << (size * 8)) - 1) << (offset * 8));
395 val = readl(aligned_addr) & mask;
396 val |= value << (offset * 8);
397 writel(val, aligned_addr);
398}
399
400
401static inline void cdns_pcie_rp_writeb(struct cdns_pcie *pcie,
402 u32 reg, u8 value)
403{
404 void __iomem *addr = pcie->reg_base + CDNS_PCIE_RP_BASE + reg;
405
406 cdns_pcie_write_sz(addr, 0x1, value);
407}
408
409static inline void cdns_pcie_rp_writew(struct cdns_pcie *pcie,
410 u32 reg, u16 value)
411{
412 void __iomem *addr = pcie->reg_base + CDNS_PCIE_RP_BASE + reg;
413
414 cdns_pcie_write_sz(addr, 0x2, value);
415}
416
417
418static inline void cdns_pcie_ep_fn_writeb(struct cdns_pcie *pcie, u8 fn,
419 u32 reg, u8 value)
420{
421 void __iomem *addr = pcie->reg_base + CDNS_PCIE_EP_FUNC_BASE(fn) + reg;
422
423 cdns_pcie_write_sz(addr, 0x1, value);
424}
425
426static inline void cdns_pcie_ep_fn_writew(struct cdns_pcie *pcie, u8 fn,
427 u32 reg, u16 value)
428{
429 void __iomem *addr = pcie->reg_base + CDNS_PCIE_EP_FUNC_BASE(fn) + reg;
430
431 cdns_pcie_write_sz(addr, 0x2, value);
432}
433
434static inline void cdns_pcie_ep_fn_writel(struct cdns_pcie *pcie, u8 fn,
435 u32 reg, u32 value)
436{
437 writel(value, pcie->reg_base + CDNS_PCIE_EP_FUNC_BASE(fn) + reg);
438}
439
440static inline u16 cdns_pcie_ep_fn_readw(struct cdns_pcie *pcie, u8 fn, u32 reg)
441{
442 void __iomem *addr = pcie->reg_base + CDNS_PCIE_EP_FUNC_BASE(fn) + reg;
443
444 return cdns_pcie_read_sz(addr, 0x2);
445}
446
447static inline u32 cdns_pcie_ep_fn_readl(struct cdns_pcie *pcie, u8 fn, u32 reg)
448{
449 return readl(pcie->reg_base + CDNS_PCIE_EP_FUNC_BASE(fn) + reg);
450}
451
452static inline int cdns_pcie_start_link(struct cdns_pcie *pcie)
453{
454 if (pcie->ops->start_link)
455 return pcie->ops->start_link(pcie);
456
457 return 0;
458}
459
460static inline void cdns_pcie_stop_link(struct cdns_pcie *pcie)
461{
462 if (pcie->ops->stop_link)
463 pcie->ops->stop_link(pcie);
464}
465
466static inline bool cdns_pcie_link_up(struct cdns_pcie *pcie)
467{
468 if (pcie->ops->link_up)
469 return pcie->ops->link_up(pcie);
470
471 return true;
472}
473
474#ifdef CONFIG_PCIE_CADENCE_HOST
475int cdns_pcie_host_setup(struct cdns_pcie_rc *rc);
476void __iomem *cdns_pci_map_bus(struct pci_bus *bus, unsigned int devfn,
477 int where);
478#else
479static inline int cdns_pcie_host_setup(struct cdns_pcie_rc *rc)
480{
481 return 0;
482}
483
484static inline void __iomem *cdns_pci_map_bus(struct pci_bus *bus, unsigned int devfn,
485 int where)
486{
487 return NULL;
488}
489#endif
490
491#ifdef CONFIG_PCIE_CADENCE_EP
492int cdns_pcie_ep_setup(struct cdns_pcie_ep *ep);
493#else
494static inline int cdns_pcie_ep_setup(struct cdns_pcie_ep *ep)
495{
496 return 0;
497}
498#endif
499void cdns_pcie_set_outbound_region(struct cdns_pcie *pcie, u8 busnr, u8 fn,
500 u32 r, bool is_io,
501 u64 cpu_addr, u64 pci_addr, size_t size);
502
503void cdns_pcie_set_outbound_region_for_normal_msg(struct cdns_pcie *pcie,
504 u8 busnr, u8 fn,
505 u32 r, u64 cpu_addr);
506
507void cdns_pcie_reset_outbound_region(struct cdns_pcie *pcie, u32 r);
508void cdns_pcie_disable_phy(struct cdns_pcie *pcie);
509int cdns_pcie_enable_phy(struct cdns_pcie *pcie);
510int cdns_pcie_init_phy(struct device *dev, struct cdns_pcie *pcie);
511extern const struct dev_pm_ops cdns_pcie_pm_ops;
512
513#endif
514