1/* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ 2/* 3 * Copyright (c) 2019-2020, The Linux Foundation. All rights reserved. 4 * Copyright (c) 2020-2021, Linaro Limited 5 */ 6 7#ifndef _DT_BINDINGS_CLK_QCOM_GCC_SM8350_H 8#define _DT_BINDINGS_CLK_QCOM_GCC_SM8350_H 9 10/* GCC HW clocks */ 11#define CORE_BI_PLL_TEST_SE 0 12#define PCIE_0_PIPE_CLK 1 13#define PCIE_1_PIPE_CLK 2 14#define UFS_CARD_RX_SYMBOL_0_CLK 3 15#define UFS_CARD_RX_SYMBOL_1_CLK 4 16#define UFS_CARD_TX_SYMBOL_0_CLK 5 17#define UFS_PHY_RX_SYMBOL_0_CLK 6 18#define UFS_PHY_RX_SYMBOL_1_CLK 7 19#define UFS_PHY_TX_SYMBOL_0_CLK 8 20#define USB3_PHY_WRAPPER_GCC_USB30_PIPE_CLK 9 21#define USB3_UNI_PHY_SEC_GCC_USB30_PIPE_CLK 10 22 23/* GCC clocks */ 24#define GCC_AGGRE_NOC_PCIE_0_AXI_CLK 11 25#define GCC_AGGRE_NOC_PCIE_1_AXI_CLK 12 26#define GCC_AGGRE_NOC_PCIE_TBU_CLK 13 27#define GCC_AGGRE_UFS_CARD_AXI_CLK 14 28#define GCC_AGGRE_UFS_CARD_AXI_HW_CTL_CLK 15 29#define GCC_AGGRE_UFS_PHY_AXI_CLK 16 30#define GCC_AGGRE_UFS_PHY_AXI_HW_CTL_CLK 17 31#define GCC_AGGRE_USB3_PRIM_AXI_CLK 18 32#define GCC_AGGRE_USB3_SEC_AXI_CLK 19 33#define GCC_BOOT_ROM_AHB_CLK 20 34#define GCC_CAMERA_HF_AXI_CLK 21 35#define GCC_CAMERA_SF_AXI_CLK 22 36#define GCC_CFG_NOC_USB3_PRIM_AXI_CLK 23 37#define GCC_CFG_NOC_USB3_SEC_AXI_CLK 24 38#define GCC_DDRSS_GPU_AXI_CLK 25 39#define GCC_DDRSS_PCIE_SF_TBU_CLK 26 40#define GCC_DISP_HF_AXI_CLK 27 41#define GCC_DISP_SF_AXI_CLK 28 42#define GCC_GP1_CLK 29 43#define GCC_GP1_CLK_SRC 30 44#define GCC_GP2_CLK 31 45#define GCC_GP2_CLK_SRC 32 46#define GCC_GP3_CLK 33 47#define GCC_GP3_CLK_SRC 34 48#define GCC_GPLL0 35 49#define GCC_GPLL0_OUT_EVEN 36 50#define GCC_GPLL4 37 51#define GCC_GPLL9 38 52#define GCC_GPU_GPLL0_CLK_SRC 39 53#define GCC_GPU_GPLL0_DIV_CLK_SRC 40 54#define GCC_GPU_IREF_EN 41 55#define GCC_GPU_MEMNOC_GFX_CLK 42 56#define GCC_GPU_SNOC_DVM_GFX_CLK 43 57#define GCC_PCIE0_PHY_RCHNG_CLK 44 58#define GCC_PCIE1_PHY_RCHNG_CLK 45 59#define GCC_PCIE_0_AUX_CLK 46 60#define GCC_PCIE_0_AUX_CLK_SRC 47 61#define GCC_PCIE_0_CFG_AHB_CLK 48 62#define GCC_PCIE_0_CLKREF_EN 49 63#define GCC_PCIE_0_MSTR_AXI_CLK 50 64#define GCC_PCIE_0_PHY_RCHNG_CLK_SRC 51 65#define GCC_PCIE_0_PIPE_CLK 52 66#define GCC_PCIE_0_PIPE_CLK_SRC 53 67#define GCC_PCIE_0_SLV_AXI_CLK 54 68#define GCC_PCIE_0_SLV_Q2A_AXI_CLK 55 69#define GCC_PCIE_1_AUX_CLK 56 70#define GCC_PCIE_1_AUX_CLK_SRC 57 71#define GCC_PCIE_1_CFG_AHB_CLK 58 72#define GCC_PCIE_1_CLKREF_EN 59 73#define GCC_PCIE_1_MSTR_AXI_CLK 60 74#define GCC_PCIE_1_PHY_RCHNG_CLK_SRC 61 75#define GCC_PCIE_1_PIPE_CLK 62 76#define GCC_PCIE_1_PIPE_CLK_SRC 63 77#define GCC_PCIE_1_SLV_AXI_CLK 64 78#define GCC_PCIE_1_SLV_Q2A_AXI_CLK 65 79#define GCC_PDM2_CLK 66 80#define GCC_PDM2_CLK_SRC 67 81#define GCC_PDM_AHB_CLK 68 82#define GCC_PDM_XO4_CLK 69 83#define GCC_QMIP_CAMERA_NRT_AHB_CLK 70 84#define GCC_QMIP_CAMERA_RT_AHB_CLK 71 85#define GCC_QMIP_DISP_AHB_CLK 72 86#define GCC_QMIP_VIDEO_CVP_AHB_CLK 73 87#define GCC_QMIP_VIDEO_VCODEC_AHB_CLK 74 88#define GCC_QUPV3_WRAP0_CORE_2X_CLK 75 89#define GCC_QUPV3_WRAP0_CORE_CLK 76 90#define GCC_QUPV3_WRAP0_S0_CLK 77 91#define GCC_QUPV3_WRAP0_S0_CLK_SRC 78 92#define GCC_QUPV3_WRAP0_S1_CLK 79 93#define GCC_QUPV3_WRAP0_S1_CLK_SRC 80 94#define GCC_QUPV3_WRAP0_S2_CLK 81 95#define GCC_QUPV3_WRAP0_S2_CLK_SRC 82 96#define GCC_QUPV3_WRAP0_S3_CLK 83 97#define GCC_QUPV3_WRAP0_S3_CLK_SRC 84 98#define GCC_QUPV3_WRAP0_S4_CLK 85 99#define GCC_QUPV3_WRAP0_S4_CLK_SRC 86 100#define GCC_QUPV3_WRAP0_S5_CLK 87 101#define GCC_QUPV3_WRAP0_S5_CLK_SRC 88 102#define GCC_QUPV3_WRAP0_S6_CLK 89 103#define GCC_QUPV3_WRAP0_S6_CLK_SRC 90 104#define GCC_QUPV3_WRAP0_S7_CLK 91 105#define GCC_QUPV3_WRAP0_S7_CLK_SRC 92 106#define GCC_QUPV3_WRAP1_CORE_2X_CLK 93 107#define GCC_QUPV3_WRAP1_CORE_CLK 94 108#define GCC_QUPV3_WRAP1_S0_CLK 95 109#define GCC_QUPV3_WRAP1_S0_CLK_SRC 96 110#define GCC_QUPV3_WRAP1_S1_CLK 97 111#define GCC_QUPV3_WRAP1_S1_CLK_SRC 98 112#define GCC_QUPV3_WRAP1_S2_CLK 99 113#define GCC_QUPV3_WRAP1_S2_CLK_SRC 100 114#define GCC_QUPV3_WRAP1_S3_CLK 101 115#define GCC_QUPV3_WRAP1_S3_CLK_SRC 102 116#define GCC_QUPV3_WRAP1_S4_CLK 103 117#define GCC_QUPV3_WRAP1_S4_CLK_SRC 104 118#define GCC_QUPV3_WRAP1_S5_CLK 105 119#define GCC_QUPV3_WRAP1_S5_CLK_SRC 106 120#define GCC_QUPV3_WRAP2_CORE_2X_CLK 107 121#define GCC_QUPV3_WRAP2_CORE_CLK 108 122#define GCC_QUPV3_WRAP2_S0_CLK 109 123#define GCC_QUPV3_WRAP2_S0_CLK_SRC 110 124#define GCC_QUPV3_WRAP2_S1_CLK 111 125#define GCC_QUPV3_WRAP2_S1_CLK_SRC 112 126#define GCC_QUPV3_WRAP2_S2_CLK 113 127#define GCC_QUPV3_WRAP2_S2_CLK_SRC 114 128#define GCC_QUPV3_WRAP2_S3_CLK 115 129#define GCC_QUPV3_WRAP2_S3_CLK_SRC 116 130#define GCC_QUPV3_WRAP2_S4_CLK 117 131#define GCC_QUPV3_WRAP2_S4_CLK_SRC 118 132#define GCC_QUPV3_WRAP2_S5_CLK 119 133#define GCC_QUPV3_WRAP2_S5_CLK_SRC 120 134#define GCC_QUPV3_WRAP_0_M_AHB_CLK 121 135#define GCC_QUPV3_WRAP_0_S_AHB_CLK 122 136#define GCC_QUPV3_WRAP_1_M_AHB_CLK 123 137#define GCC_QUPV3_WRAP_1_S_AHB_CLK 124 138#define GCC_QUPV3_WRAP_2_M_AHB_CLK 125 139#define GCC_QUPV3_WRAP_2_S_AHB_CLK 126 140#define GCC_SDCC2_AHB_CLK 127 141#define GCC_SDCC2_APPS_CLK 128 142#define GCC_SDCC2_APPS_CLK_SRC 129 143#define GCC_SDCC4_AHB_CLK 130 144#define GCC_SDCC4_APPS_CLK 131 145#define GCC_SDCC4_APPS_CLK_SRC 132 146#define GCC_THROTTLE_PCIE_AHB_CLK 133 147#define GCC_UFS_1_CLKREF_EN 134 148#define GCC_UFS_CARD_AHB_CLK 135 149#define GCC_UFS_CARD_AXI_CLK 136 150#define GCC_UFS_CARD_AXI_CLK_SRC 137 151#define GCC_UFS_CARD_AXI_HW_CTL_CLK 138 152#define GCC_UFS_CARD_ICE_CORE_CLK 139 153#define GCC_UFS_CARD_ICE_CORE_CLK_SRC 140 154#define GCC_UFS_CARD_ICE_CORE_HW_CTL_CLK 141 155#define GCC_UFS_CARD_PHY_AUX_CLK 142 156#define GCC_UFS_CARD_PHY_AUX_CLK_SRC 143 157#define GCC_UFS_CARD_PHY_AUX_HW_CTL_CLK 144 158#define GCC_UFS_CARD_RX_SYMBOL_0_CLK 145 159#define GCC_UFS_CARD_RX_SYMBOL_0_CLK_SRC 146 160#define GCC_UFS_CARD_RX_SYMBOL_1_CLK 147 161#define GCC_UFS_CARD_RX_SYMBOL_1_CLK_SRC 148 162#define GCC_UFS_CARD_TX_SYMBOL_0_CLK 149 163#define GCC_UFS_CARD_TX_SYMBOL_0_CLK_SRC 150 164#define GCC_UFS_CARD_UNIPRO_CORE_CLK 151 165#define GCC_UFS_CARD_UNIPRO_CORE_CLK_SRC 152 166#define GCC_UFS_CARD_UNIPRO_CORE_HW_CTL_CLK 153 167#define GCC_UFS_PHY_AHB_CLK 154 168#define GCC_UFS_PHY_AXI_CLK 155 169#define GCC_UFS_PHY_AXI_CLK_SRC 156 170#define GCC_UFS_PHY_AXI_HW_CTL_CLK 157 171#define GCC_UFS_PHY_ICE_CORE_CLK 158 172#define GCC_UFS_PHY_ICE_CORE_CLK_SRC 159 173#define GCC_UFS_PHY_ICE_CORE_HW_CTL_CLK 160 174#define GCC_UFS_PHY_PHY_AUX_CLK 161 175#define GCC_UFS_PHY_PHY_AUX_CLK_SRC 162 176#define GCC_UFS_PHY_PHY_AUX_HW_CTL_CLK 163 177#define GCC_UFS_PHY_RX_SYMBOL_0_CLK 164 178#define GCC_UFS_PHY_RX_SYMBOL_0_CLK_SRC 165 179#define GCC_UFS_PHY_RX_SYMBOL_1_CLK 166 180#define GCC_UFS_PHY_RX_SYMBOL_1_CLK_SRC 167 181#define GCC_UFS_PHY_TX_SYMBOL_0_CLK 168 182#define GCC_UFS_PHY_TX_SYMBOL_0_CLK_SRC 169 183#define GCC_UFS_PHY_UNIPRO_CORE_CLK 170 184#define GCC_UFS_PHY_UNIPRO_CORE_CLK_SRC 171 185#define GCC_UFS_PHY_UNIPRO_CORE_HW_CTL_CLK 172 186#define GCC_USB30_PRIM_MASTER_CLK 173 187#define GCC_USB30_PRIM_MASTER_CLK__FORCE_MEM_CORE_ON 174 188#define GCC_USB30_PRIM_MASTER_CLK_SRC 175 189#define GCC_USB30_PRIM_MOCK_UTMI_CLK 176 190#define GCC_USB30_PRIM_MOCK_UTMI_CLK_SRC 177 191#define GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CLK_SRC 178 192#define GCC_USB30_PRIM_SLEEP_CLK 179 193#define GCC_USB30_SEC_MASTER_CLK 180 194#define GCC_USB30_SEC_MASTER_CLK__FORCE_MEM_CORE_ON 181 195#define GCC_USB30_SEC_MASTER_CLK_SRC 182 196#define GCC_USB30_SEC_MOCK_UTMI_CLK 183 197#define GCC_USB30_SEC_MOCK_UTMI_CLK_SRC 184 198#define GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CLK_SRC 185 199#define GCC_USB30_SEC_SLEEP_CLK 186 200#define GCC_USB3_PRIM_PHY_AUX_CLK 187 201#define GCC_USB3_PRIM_PHY_AUX_CLK_SRC 188 202#define GCC_USB3_PRIM_PHY_COM_AUX_CLK 189 203#define GCC_USB3_PRIM_PHY_PIPE_CLK 190 204#define GCC_USB3_PRIM_PHY_PIPE_CLK_SRC 191 205#define GCC_USB3_SEC_CLKREF_EN 192 206#define GCC_USB3_SEC_PHY_AUX_CLK 193 207#define GCC_USB3_SEC_PHY_AUX_CLK_SRC 194 208#define GCC_USB3_SEC_PHY_COM_AUX_CLK 195 209#define GCC_USB3_SEC_PHY_PIPE_CLK 196 210#define GCC_USB3_SEC_PHY_PIPE_CLK_SRC 197 211#define GCC_VIDEO_AXI0_CLK 198 212#define GCC_VIDEO_AXI1_CLK 199 213 214/* GCC resets */ 215#define GCC_CAMERA_BCR 0 216#define GCC_DISPLAY_BCR 1 217#define GCC_GPU_BCR 2 218#define GCC_MMSS_BCR 3 219#define GCC_PCIE_0_BCR 4 220#define GCC_PCIE_0_LINK_DOWN_BCR 5 221#define GCC_PCIE_0_NOCSR_COM_PHY_BCR 6 222#define GCC_PCIE_0_PHY_BCR 7 223#define GCC_PCIE_0_PHY_NOCSR_COM_PHY_BCR 8 224#define GCC_PCIE_1_BCR 9 225#define GCC_PCIE_1_LINK_DOWN_BCR 10 226#define GCC_PCIE_1_NOCSR_COM_PHY_BCR 11 227#define GCC_PCIE_1_PHY_BCR 12 228#define GCC_PCIE_1_PHY_NOCSR_COM_PHY_BCR 13 229#define GCC_PCIE_PHY_CFG_AHB_BCR 14 230#define GCC_PCIE_PHY_COM_BCR 15 231#define GCC_PDM_BCR 16 232#define GCC_QUPV3_WRAPPER_0_BCR 17 233#define GCC_QUPV3_WRAPPER_1_BCR 18 234#define GCC_QUPV3_WRAPPER_2_BCR 19 235#define GCC_QUSB2PHY_PRIM_BCR 20 236#define GCC_QUSB2PHY_SEC_BCR 21 237#define GCC_SDCC2_BCR 22 238#define GCC_SDCC4_BCR 23 239#define GCC_UFS_CARD_BCR 24 240#define GCC_UFS_PHY_BCR 25 241#define GCC_USB30_PRIM_BCR 26 242#define GCC_USB30_SEC_BCR 27 243#define GCC_USB3_DP_PHY_PRIM_BCR 28 244#define GCC_USB3_DP_PHY_SEC_BCR 29 245#define GCC_USB3_PHY_PRIM_BCR 30 246#define GCC_USB3_PHY_SEC_BCR 31 247#define GCC_USB3PHY_PHY_PRIM_BCR 32 248#define GCC_USB3PHY_PHY_SEC_BCR 33 249#define GCC_USB_PHY_CFG_AHB2PHY_BCR 34 250#define GCC_VIDEO_AXI0_CLK_ARES 35 251#define GCC_VIDEO_AXI1_CLK_ARES 36 252#define GCC_VIDEO_BCR 37 253 254/* GCC power domains */ 255#define PCIE_0_GDSC 0 256#define PCIE_1_GDSC 1 257#define UFS_CARD_GDSC 2 258#define UFS_PHY_GDSC 3 259#define USB30_PRIM_GDSC 4 260#define USB30_SEC_GDSC 5 261#define HLOS1_VOTE_MMNOC_MMU_TBU_HF0_GDSC 6 262#define HLOS1_VOTE_MMNOC_MMU_TBU_HF1_GDSC 7 263#define HLOS1_VOTE_MMNOC_MMU_TBU_SF0_GDSC 8 264#define HLOS1_VOTE_MMNOC_MMU_TBU_SF1_GDSC 9 265 266#endif 267