1
2
3
4
5
6
7
8
9
10#include "qemu/osdep.h"
11#include "libqtest.h"
12#include "libqos/virtio.h"
13#include "libqos/virtio-pci.h"
14#include "libqos/pci.h"
15#include "libqos/pci-pc.h"
16#include "libqos/malloc.h"
17#include "libqos/malloc-pc.h"
18#include "libqos/qgraph.h"
19#include "standard-headers/linux/virtio_ring.h"
20#include "standard-headers/linux/virtio_pci.h"
21
22#include "hw/pci/pci.h"
23#include "hw/pci/pci_regs.h"
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38static inline bool qvirtio_pci_is_big_endian(QVirtioPCIDevice *dev)
39{
40 QPCIBus *bus = dev->pdev->bus;
41
42
43 return qtest_big_endian(bus->qts);
44}
45
46#define CONFIG_BASE(dev) (VIRTIO_PCI_CONFIG_OFF((dev)->pdev->msix_enabled))
47
48static uint8_t qvirtio_pci_config_readb(QVirtioDevice *d, uint64_t off)
49{
50 QVirtioPCIDevice *dev = container_of(d, QVirtioPCIDevice, vdev);
51 return qpci_io_readb(dev->pdev, dev->bar, CONFIG_BASE(dev) + off);
52}
53
54
55
56
57
58
59
60
61
62static uint16_t qvirtio_pci_config_readw(QVirtioDevice *d, uint64_t off)
63{
64 QVirtioPCIDevice *dev = container_of(d, QVirtioPCIDevice, vdev);
65 uint16_t value;
66
67 value = qpci_io_readw(dev->pdev, dev->bar, CONFIG_BASE(dev) + off);
68 if (qvirtio_is_big_endian(d)) {
69 value = bswap16(value);
70 }
71 return value;
72}
73
74static uint32_t qvirtio_pci_config_readl(QVirtioDevice *d, uint64_t off)
75{
76 QVirtioPCIDevice *dev = container_of(d, QVirtioPCIDevice, vdev);
77 uint32_t value;
78
79 value = qpci_io_readl(dev->pdev, dev->bar, CONFIG_BASE(dev) + off);
80 if (qvirtio_is_big_endian(d)) {
81 value = bswap32(value);
82 }
83 return value;
84}
85
86static uint64_t qvirtio_pci_config_readq(QVirtioDevice *d, uint64_t off)
87{
88 QVirtioPCIDevice *dev = container_of(d, QVirtioPCIDevice, vdev);
89 uint64_t val;
90
91 val = qpci_io_readq(dev->pdev, dev->bar, CONFIG_BASE(dev) + off);
92 if (qvirtio_is_big_endian(d)) {
93 val = bswap64(val);
94 }
95
96 return val;
97}
98
99static uint32_t qvirtio_pci_get_features(QVirtioDevice *d)
100{
101 QVirtioPCIDevice *dev = container_of(d, QVirtioPCIDevice, vdev);
102 return qpci_io_readl(dev->pdev, dev->bar, VIRTIO_PCI_HOST_FEATURES);
103}
104
105static void qvirtio_pci_set_features(QVirtioDevice *d, uint32_t features)
106{
107 QVirtioPCIDevice *dev = container_of(d, QVirtioPCIDevice, vdev);
108 qpci_io_writel(dev->pdev, dev->bar, VIRTIO_PCI_GUEST_FEATURES, features);
109}
110
111static uint32_t qvirtio_pci_get_guest_features(QVirtioDevice *d)
112{
113 QVirtioPCIDevice *dev = container_of(d, QVirtioPCIDevice, vdev);
114 return qpci_io_readl(dev->pdev, dev->bar, VIRTIO_PCI_GUEST_FEATURES);
115}
116
117static uint8_t qvirtio_pci_get_status(QVirtioDevice *d)
118{
119 QVirtioPCIDevice *dev = container_of(d, QVirtioPCIDevice, vdev);
120 return qpci_io_readb(dev->pdev, dev->bar, VIRTIO_PCI_STATUS);
121}
122
123static void qvirtio_pci_set_status(QVirtioDevice *d, uint8_t status)
124{
125 QVirtioPCIDevice *dev = container_of(d, QVirtioPCIDevice, vdev);
126 qpci_io_writeb(dev->pdev, dev->bar, VIRTIO_PCI_STATUS, status);
127}
128
129static bool qvirtio_pci_get_queue_isr_status(QVirtioDevice *d, QVirtQueue *vq)
130{
131 QVirtioPCIDevice *dev = container_of(d, QVirtioPCIDevice, vdev);
132 QVirtQueuePCI *vqpci = (QVirtQueuePCI *)vq;
133 uint32_t data;
134
135 if (dev->pdev->msix_enabled) {
136 g_assert_cmpint(vqpci->msix_entry, !=, -1);
137 if (qpci_msix_masked(dev->pdev, vqpci->msix_entry)) {
138
139 return qpci_msix_pending(dev->pdev, vqpci->msix_entry);
140 } else {
141 data = readl(vqpci->msix_addr);
142 if (data == vqpci->msix_data) {
143 writel(vqpci->msix_addr, 0);
144 return true;
145 } else {
146 return false;
147 }
148 }
149 } else {
150 return qpci_io_readb(dev->pdev, dev->bar, VIRTIO_PCI_ISR) & 1;
151 }
152}
153
154static bool qvirtio_pci_get_config_isr_status(QVirtioDevice *d)
155{
156 QVirtioPCIDevice *dev = container_of(d, QVirtioPCIDevice, vdev);
157 uint32_t data;
158
159 if (dev->pdev->msix_enabled) {
160 g_assert_cmpint(dev->config_msix_entry, !=, -1);
161 if (qpci_msix_masked(dev->pdev, dev->config_msix_entry)) {
162
163 return qpci_msix_pending(dev->pdev, dev->config_msix_entry);
164 } else {
165 data = readl(dev->config_msix_addr);
166 if (data == dev->config_msix_data) {
167 writel(dev->config_msix_addr, 0);
168 return true;
169 } else {
170 return false;
171 }
172 }
173 } else {
174 return qpci_io_readb(dev->pdev, dev->bar, VIRTIO_PCI_ISR) & 2;
175 }
176}
177
178static void qvirtio_pci_queue_select(QVirtioDevice *d, uint16_t index)
179{
180 QVirtioPCIDevice *dev = container_of(d, QVirtioPCIDevice, vdev);
181 qpci_io_writeb(dev->pdev, dev->bar, VIRTIO_PCI_QUEUE_SEL, index);
182}
183
184static uint16_t qvirtio_pci_get_queue_size(QVirtioDevice *d)
185{
186 QVirtioPCIDevice *dev = container_of(d, QVirtioPCIDevice, vdev);
187 return qpci_io_readw(dev->pdev, dev->bar, VIRTIO_PCI_QUEUE_NUM);
188}
189
190static void qvirtio_pci_set_queue_address(QVirtioDevice *d, uint32_t pfn)
191{
192 QVirtioPCIDevice *dev = container_of(d, QVirtioPCIDevice, vdev);
193 qpci_io_writel(dev->pdev, dev->bar, VIRTIO_PCI_QUEUE_PFN, pfn);
194}
195
196static QVirtQueue *qvirtio_pci_virtqueue_setup(QVirtioDevice *d,
197 QGuestAllocator *alloc, uint16_t index)
198{
199 uint32_t feat;
200 uint64_t addr;
201 QVirtQueuePCI *vqpci;
202
203 vqpci = g_malloc0(sizeof(*vqpci));
204 feat = qvirtio_pci_get_guest_features(d);
205
206 qvirtio_pci_queue_select(d, index);
207 vqpci->vq.index = index;
208 vqpci->vq.size = qvirtio_pci_get_queue_size(d);
209 vqpci->vq.free_head = 0;
210 vqpci->vq.num_free = vqpci->vq.size;
211 vqpci->vq.align = VIRTIO_PCI_VRING_ALIGN;
212 vqpci->vq.indirect = (feat & (1u << VIRTIO_RING_F_INDIRECT_DESC)) != 0;
213 vqpci->vq.event = (feat & (1u << VIRTIO_RING_F_EVENT_IDX)) != 0;
214
215 vqpci->msix_entry = -1;
216 vqpci->msix_addr = 0;
217 vqpci->msix_data = 0x12345678;
218
219
220 g_assert_cmpint(vqpci->vq.size, !=, 0);
221
222
223 g_assert_cmpint(vqpci->vq.size & (vqpci->vq.size - 1), ==, 0);
224
225 addr = guest_alloc(alloc, qvring_size(vqpci->vq.size,
226 VIRTIO_PCI_VRING_ALIGN));
227 qvring_init(alloc, &vqpci->vq, addr);
228 qvirtio_pci_set_queue_address(d, vqpci->vq.desc / VIRTIO_PCI_VRING_ALIGN);
229
230 return &vqpci->vq;
231}
232
233static void qvirtio_pci_virtqueue_cleanup(QVirtQueue *vq,
234 QGuestAllocator *alloc)
235{
236 QVirtQueuePCI *vqpci = container_of(vq, QVirtQueuePCI, vq);
237
238 guest_free(alloc, vq->desc);
239 g_free(vqpci);
240}
241
242static void qvirtio_pci_virtqueue_kick(QVirtioDevice *d, QVirtQueue *vq)
243{
244 QVirtioPCIDevice *dev = container_of(d, QVirtioPCIDevice, vdev);
245 qpci_io_writew(dev->pdev, dev->bar, VIRTIO_PCI_QUEUE_NOTIFY, vq->index);
246}
247
248const QVirtioBus qvirtio_pci = {
249 .config_readb = qvirtio_pci_config_readb,
250 .config_readw = qvirtio_pci_config_readw,
251 .config_readl = qvirtio_pci_config_readl,
252 .config_readq = qvirtio_pci_config_readq,
253 .get_features = qvirtio_pci_get_features,
254 .set_features = qvirtio_pci_set_features,
255 .get_guest_features = qvirtio_pci_get_guest_features,
256 .get_status = qvirtio_pci_get_status,
257 .set_status = qvirtio_pci_set_status,
258 .get_queue_isr_status = qvirtio_pci_get_queue_isr_status,
259 .get_config_isr_status = qvirtio_pci_get_config_isr_status,
260 .queue_select = qvirtio_pci_queue_select,
261 .get_queue_size = qvirtio_pci_get_queue_size,
262 .set_queue_address = qvirtio_pci_set_queue_address,
263 .virtqueue_setup = qvirtio_pci_virtqueue_setup,
264 .virtqueue_cleanup = qvirtio_pci_virtqueue_cleanup,
265 .virtqueue_kick = qvirtio_pci_virtqueue_kick,
266};
267
268void qvirtio_pci_device_enable(QVirtioPCIDevice *d)
269{
270 qpci_device_enable(d->pdev);
271 d->bar = qpci_iomap(d->pdev, 0, NULL);
272}
273
274void qvirtio_pci_device_disable(QVirtioPCIDevice *d)
275{
276 qpci_iounmap(d->pdev, d->bar);
277}
278
279void qvirtqueue_pci_msix_setup(QVirtioPCIDevice *d, QVirtQueuePCI *vqpci,
280 QGuestAllocator *alloc, uint16_t entry)
281{
282 uint16_t vector;
283 uint32_t control;
284 uint64_t off;
285
286 g_assert(d->pdev->msix_enabled);
287 off = d->pdev->msix_table_off + (entry * 16);
288
289 g_assert_cmpint(entry, >=, 0);
290 g_assert_cmpint(entry, <, qpci_msix_table_size(d->pdev));
291 vqpci->msix_entry = entry;
292
293 vqpci->msix_addr = guest_alloc(alloc, 4);
294 qpci_io_writel(d->pdev, d->pdev->msix_table_bar,
295 off + PCI_MSIX_ENTRY_LOWER_ADDR, vqpci->msix_addr & ~0UL);
296 qpci_io_writel(d->pdev, d->pdev->msix_table_bar,
297 off + PCI_MSIX_ENTRY_UPPER_ADDR,
298 (vqpci->msix_addr >> 32) & ~0UL);
299 qpci_io_writel(d->pdev, d->pdev->msix_table_bar,
300 off + PCI_MSIX_ENTRY_DATA, vqpci->msix_data);
301
302 control = qpci_io_readl(d->pdev, d->pdev->msix_table_bar,
303 off + PCI_MSIX_ENTRY_VECTOR_CTRL);
304 qpci_io_writel(d->pdev, d->pdev->msix_table_bar,
305 off + PCI_MSIX_ENTRY_VECTOR_CTRL,
306 control & ~PCI_MSIX_ENTRY_CTRL_MASKBIT);
307
308 qvirtio_pci_queue_select(&d->vdev, vqpci->vq.index);
309 qpci_io_writew(d->pdev, d->bar, VIRTIO_MSI_QUEUE_VECTOR, entry);
310 vector = qpci_io_readw(d->pdev, d->bar, VIRTIO_MSI_QUEUE_VECTOR);
311 g_assert_cmphex(vector, !=, VIRTIO_MSI_NO_VECTOR);
312}
313
314void qvirtio_pci_set_msix_configuration_vector(QVirtioPCIDevice *d,
315 QGuestAllocator *alloc, uint16_t entry)
316{
317 uint16_t vector;
318 uint32_t control;
319 uint64_t off;
320
321 g_assert(d->pdev->msix_enabled);
322 off = d->pdev->msix_table_off + (entry * 16);
323
324 g_assert_cmpint(entry, >=, 0);
325 g_assert_cmpint(entry, <, qpci_msix_table_size(d->pdev));
326 d->config_msix_entry = entry;
327
328 d->config_msix_data = 0x12345678;
329 d->config_msix_addr = guest_alloc(alloc, 4);
330
331 qpci_io_writel(d->pdev, d->pdev->msix_table_bar,
332 off + PCI_MSIX_ENTRY_LOWER_ADDR, d->config_msix_addr & ~0UL);
333 qpci_io_writel(d->pdev, d->pdev->msix_table_bar,
334 off + PCI_MSIX_ENTRY_UPPER_ADDR,
335 (d->config_msix_addr >> 32) & ~0UL);
336 qpci_io_writel(d->pdev, d->pdev->msix_table_bar,
337 off + PCI_MSIX_ENTRY_DATA, d->config_msix_data);
338
339 control = qpci_io_readl(d->pdev, d->pdev->msix_table_bar,
340 off + PCI_MSIX_ENTRY_VECTOR_CTRL);
341 qpci_io_writel(d->pdev, d->pdev->msix_table_bar,
342 off + PCI_MSIX_ENTRY_VECTOR_CTRL,
343 control & ~PCI_MSIX_ENTRY_CTRL_MASKBIT);
344
345 qpci_io_writew(d->pdev, d->bar, VIRTIO_MSI_CONFIG_VECTOR, entry);
346 vector = qpci_io_readw(d->pdev, d->bar, VIRTIO_MSI_CONFIG_VECTOR);
347 g_assert_cmphex(vector, !=, VIRTIO_MSI_NO_VECTOR);
348}
349
350void qvirtio_pci_destructor(QOSGraphObject *obj)
351{
352 QVirtioPCIDevice *dev = (QVirtioPCIDevice *)obj;
353 qvirtio_pci_device_disable(dev);
354 g_free(dev->pdev);
355}
356
357void qvirtio_pci_start_hw(QOSGraphObject *obj)
358{
359 QVirtioPCIDevice *dev = (QVirtioPCIDevice *)obj;
360 qvirtio_pci_device_enable(dev);
361 qvirtio_start_device(&dev->vdev);
362}
363
364static void qvirtio_pci_init_from_pcidev(QVirtioPCIDevice *dev, QPCIDevice *pci_dev)
365{
366 dev->pdev = pci_dev;
367 dev->vdev.device_type = qpci_config_readw(pci_dev, PCI_SUBSYSTEM_ID);
368
369 dev->config_msix_entry = -1;
370
371 dev->vdev.bus = &qvirtio_pci;
372 dev->vdev.big_endian = qvirtio_pci_is_big_endian(dev);
373
374
375 dev->obj.get_driver = NULL;
376 dev->obj.start_hw = qvirtio_pci_start_hw;
377 dev->obj.destructor = qvirtio_pci_destructor;
378}
379
380void virtio_pci_init(QVirtioPCIDevice *dev, QPCIBus *bus, QPCIAddress * addr)
381{
382 QPCIDevice *pci_dev = qpci_device_find(bus, addr->devfn);
383 g_assert_nonnull(pci_dev);
384 qvirtio_pci_init_from_pcidev(dev, pci_dev);
385}
386
387QVirtioPCIDevice *virtio_pci_new(QPCIBus *bus, QPCIAddress * addr)
388{
389 QVirtioPCIDevice *dev;
390 QPCIDevice *pci_dev = qpci_device_find(bus, addr->devfn);
391 if (!pci_dev) {
392 return NULL;
393 }
394
395 dev = g_new0(QVirtioPCIDevice, 1);
396 qvirtio_pci_init_from_pcidev(dev, pci_dev);
397 dev->obj.free = g_free;
398 return dev;
399}
400
