1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26#ifndef __FSL_ESDHC_H__
27#define __FSL_ESDHC_H__
28
29#include <asm/errno.h>
30#include <asm/byteorder.h>
31
32
33#define SYSCTL 0x0002e02c
34#define SYSCTL_INITA 0x08000000
35#define SYSCTL_TIMEOUT_MASK 0x000f0000
36#define SYSCTL_CLOCK_MASK 0x0000fff0
37#define SYSCTL_CKEN 0x00000008
38#define SYSCTL_PEREN 0x00000004
39#define SYSCTL_HCKEN 0x00000002
40#define SYSCTL_IPGEN 0x00000001
41#define SYSCTL_RSTA 0x01000000
42#define SYSCTL_RSTC 0x02000000
43#define SYSCTL_RSTD 0x04000000
44
45#define IRQSTAT 0x0002e030
46#define IRQSTAT_DMAE (0x10000000)
47#define IRQSTAT_AC12E (0x01000000)
48#define IRQSTAT_DEBE (0x00400000)
49#define IRQSTAT_DCE (0x00200000)
50#define IRQSTAT_DTOE (0x00100000)
51#define IRQSTAT_CIE (0x00080000)
52#define IRQSTAT_CEBE (0x00040000)
53#define IRQSTAT_CCE (0x00020000)
54#define IRQSTAT_CTOE (0x00010000)
55#define IRQSTAT_CINT (0x00000100)
56#define IRQSTAT_CRM (0x00000080)
57#define IRQSTAT_CINS (0x00000040)
58#define IRQSTAT_BRR (0x00000020)
59#define IRQSTAT_BWR (0x00000010)
60#define IRQSTAT_DINT (0x00000008)
61#define IRQSTAT_BGE (0x00000004)
62#define IRQSTAT_TC (0x00000002)
63#define IRQSTAT_CC (0x00000001)
64
65#define CMD_ERR (IRQSTAT_CIE | IRQSTAT_CEBE | IRQSTAT_CCE)
66#define DATA_ERR (IRQSTAT_DEBE | IRQSTAT_DCE | IRQSTAT_DTOE | \
67 IRQSTAT_DMAE)
68#define DATA_COMPLETE (IRQSTAT_TC | IRQSTAT_DINT)
69
70#define IRQSTATEN 0x0002e034
71#define IRQSTATEN_DMAE (0x10000000)
72#define IRQSTATEN_AC12E (0x01000000)
73#define IRQSTATEN_DEBE (0x00400000)
74#define IRQSTATEN_DCE (0x00200000)
75#define IRQSTATEN_DTOE (0x00100000)
76#define IRQSTATEN_CIE (0x00080000)
77#define IRQSTATEN_CEBE (0x00040000)
78#define IRQSTATEN_CCE (0x00020000)
79#define IRQSTATEN_CTOE (0x00010000)
80#define IRQSTATEN_CINT (0x00000100)
81#define IRQSTATEN_CRM (0x00000080)
82#define IRQSTATEN_CINS (0x00000040)
83#define IRQSTATEN_BRR (0x00000020)
84#define IRQSTATEN_BWR (0x00000010)
85#define IRQSTATEN_DINT (0x00000008)
86#define IRQSTATEN_BGE (0x00000004)
87#define IRQSTATEN_TC (0x00000002)
88#define IRQSTATEN_CC (0x00000001)
89
90#define PRSSTAT 0x0002e024
91#define PRSSTAT_DAT0 (0x01000000)
92#define PRSSTAT_CLSL (0x00800000)
93#define PRSSTAT_WPSPL (0x00080000)
94#define PRSSTAT_CDPL (0x00040000)
95#define PRSSTAT_CINS (0x00010000)
96#define PRSSTAT_BREN (0x00000800)
97#define PRSSTAT_BWEN (0x00000400)
98#define PRSSTAT_DLA (0x00000004)
99#define PRSSTAT_CICHB (0x00000002)
100#define PRSSTAT_CIDHB (0x00000001)
101
102#define PROCTL 0x0002e028
103#define PROCTL_INIT 0x00000020
104#define PROCTL_DTW_4 0x00000002
105#define PROCTL_DTW_8 0x00000004
106
107#define CMDARG 0x0002e008
108
109#define XFERTYP 0x0002e00c
110#define XFERTYP_CMD(x) ((x & 0x3f) << 24)
111#define XFERTYP_CMDTYP_NORMAL 0x0
112#define XFERTYP_CMDTYP_SUSPEND 0x00400000
113#define XFERTYP_CMDTYP_RESUME 0x00800000
114#define XFERTYP_CMDTYP_ABORT 0x00c00000
115#define XFERTYP_DPSEL 0x00200000
116#define XFERTYP_CICEN 0x00100000
117#define XFERTYP_CCCEN 0x00080000
118#define XFERTYP_RSPTYP_NONE 0
119#define XFERTYP_RSPTYP_136 0x00010000
120#define XFERTYP_RSPTYP_48 0x00020000
121#define XFERTYP_RSPTYP_48_BUSY 0x00030000
122#define XFERTYP_MSBSEL 0x00000020
123#define XFERTYP_DTDSEL 0x00000010
124#define XFERTYP_AC12EN 0x00000004
125#define XFERTYP_BCEN 0x00000002
126#define XFERTYP_DMAEN 0x00000001
127
128#define CINS_TIMEOUT 1000
129#define PIO_TIMEOUT 100000
130
131#define DSADDR 0x2e004
132
133#define CMDRSP0 0x2e010
134#define CMDRSP1 0x2e014
135#define CMDRSP2 0x2e018
136#define CMDRSP3 0x2e01c
137
138#define DATPORT 0x2e020
139
140#define WML 0x2e044
141#define WML_WRITE 0x00010000
142#ifdef CONFIG_FSL_SDHC_V2_3
143#define WML_RD_WML_MAX 0x80
144#define WML_WR_WML_MAX 0x80
145#define WML_RD_WML_MAX_VAL 0x0
146#define WML_WR_WML_MAX_VAL 0x0
147#define WML_RD_WML_MASK 0x7f
148#define WML_WR_WML_MASK 0x7f0000
149#else
150#define WML_RD_WML_MAX 0x10
151#define WML_WR_WML_MAX 0x80
152#define WML_RD_WML_MAX_VAL 0x10
153#define WML_WR_WML_MAX_VAL 0x80
154#define WML_RD_WML_MASK 0xff
155#define WML_WR_WML_MASK 0xff0000
156#endif
157
158#define BLKATTR 0x2e004
159#define BLKATTR_CNT(x) ((x & 0xffff) << 16)
160#define BLKATTR_SIZE(x) (x & 0x1fff)
161#define MAX_BLK_CNT 0x7fff
162
163#define ESDHC_HOSTCAPBLT_VS18 0x04000000
164#define ESDHC_HOSTCAPBLT_VS30 0x02000000
165#define ESDHC_HOSTCAPBLT_VS33 0x01000000
166#define ESDHC_HOSTCAPBLT_SRS 0x00800000
167#define ESDHC_HOSTCAPBLT_DMAS 0x00400000
168#define ESDHC_HOSTCAPBLT_HSS 0x00200000
169
170struct fsl_esdhc_cfg {
171 u32 esdhc_base;
172 u32 sdhc_clk;
173 u8 max_bus_width;
174};
175
176
177#if __BYTE_ORDER == __LITTLE_ENDIAN
178#define esdhc_read32 in_le32
179#define esdhc_write32 out_le32
180#define esdhc_clrsetbits32 clrsetbits_le32
181#define esdhc_clrbits32 clrbits_le32
182#define esdhc_setbits32 setbits_le32
183#elif __BYTE_ORDER == __BIG_ENDIAN
184#define esdhc_read32 in_be32
185#define esdhc_write32 out_be32
186#define esdhc_clrsetbits32 clrsetbits_be32
187#define esdhc_clrbits32 clrbits_be32
188#define esdhc_setbits32 setbits_be32
189#else
190#error "Endianess is not defined: please fix to continue"
191#endif
192
193#ifdef CONFIG_FSL_ESDHC
194int fsl_esdhc_mmc_init(bd_t *bis);
195int fsl_esdhc_initialize(bd_t *bis, struct fsl_esdhc_cfg *cfg);
196void fdt_fixup_esdhc(void *blob, bd_t *bd);
197#else
198static inline int fsl_esdhc_mmc_init(bd_t *bis) { return -ENOSYS; }
199static inline void fdt_fixup_esdhc(void *blob, bd_t *bd) {}
200#endif
201
202#endif
203
