1
2
3
4
5
6
7
8
9
10
11#ifndef __CONFIG_H
12#define __CONFIG_H
13
14#include <linux/kconfig.h>
15
16
17
18
19
20
21
22
23#ifdef CONFIG_CANYONLANDS
24#define CONFIG_460EX
25#define CONFIG_HOSTNAME canyonlands
26#else
27#define CONFIG_460GT
28#ifdef CONFIG_GLACIER
29#define CONFIG_HOSTNAME glacier
30#else
31#define CONFIG_HOSTNAME arches
32#define CONFIG_USE_NETDEV eth1
33#define CONFIG_BD_NUM_CPUS 2
34#endif
35#endif
36
37#define CONFIG_440
38
39#ifndef CONFIG_SYS_TEXT_BASE
40#define CONFIG_SYS_TEXT_BASE 0xFFF80000
41#endif
42
43
44
45
46#include "amcc-common.h"
47
48#define CONFIG_SYS_CLK_FREQ 66666667
49
50#define CONFIG_BOARD_EARLY_INIT_F
51#define CONFIG_BOARD_EARLY_INIT_R
52#define CONFIG_MISC_INIT_R
53#define CONFIG_BOARD_TYPES
54
55
56
57
58
59#define CONFIG_SYS_PCI_MEMBASE 0x80000000
60#define CONFIG_SYS_PCI_BASE 0xd0000000
61#define CONFIG_SYS_PCI_TARGBASE CONFIG_SYS_PCI_MEMBASE
62
63#define CONFIG_SYS_PCIE_MEMBASE 0xb0000000
64#define CONFIG_SYS_PCIE_MEMSIZE 0x08000000
65#define CONFIG_SYS_PCIE_BASE 0xc4000000
66
67#define CONFIG_SYS_PCIE0_CFGBASE 0xc0000000
68#define CONFIG_SYS_PCIE1_CFGBASE 0xc1000000
69#define CONFIG_SYS_PCIE0_XCFGBASE 0xc3000000
70#define CONFIG_SYS_PCIE1_XCFGBASE 0xc3001000
71
72
73
74
75#define BCSR_USBCTRL_OTG_RST 0x32
76#define BCSR_USBCTRL_HOST_RST 0x01
77#define BCSR_SELECT_PCIE 0x10
78
79#define CONFIG_SYS_PCIE0_UTLBASE 0xc08010000ULL
80
81
82#define CONFIG_SYS_PCIE_INBOUND_BASE 0x000000000ULL
83
84
85#if !defined(CONFIG_ARCHES)
86#define CONFIG_SYS_BCSR_BASE 0xE1000000
87#define CONFIG_SYS_FLASH_BASE 0xFC000000
88#define CONFIG_SYS_FLASH_SIZE (64 << 20)
89#else
90#define CONFIG_SYS_FPGA_BASE 0xE1000000
91#define CONFIG_SYS_CPLD_ADDR (CONFIG_SYS_FPGA_BASE + 0x00080000)
92#define CONFIG_SYS_CPLD_DATA (CONFIG_SYS_FPGA_BASE + 0x00080002)
93#define CONFIG_SYS_FLASH_BASE 0xFE000000
94#define CONFIG_SYS_FLASH_SIZE (32 << 20)
95#endif
96
97#define CONFIG_SYS_NAND_ADDR 0xE0000000
98#define CONFIG_SYS_BOOT_BASE_ADDR 0xFF000000
99#define CONFIG_SYS_FLASH_BASE_PHYS_H 0x4
100#define CONFIG_SYS_FLASH_BASE_PHYS_L 0xCC000000
101#define CONFIG_SYS_FLASH_BASE_PHYS (((u64)CONFIG_SYS_FLASH_BASE_PHYS_H << 32) | \
102 (u64)CONFIG_SYS_FLASH_BASE_PHYS_L)
103
104#define CONFIG_SYS_OCM_BASE 0xE3000000
105#define CONFIG_SYS_SRAM_BASE 0xE8000000
106#define CONFIG_SYS_SRAM_SIZE (256 << 10)
107#define CONFIG_SYS_LOCAL_CONF_REGS 0xEF000000
108
109#define CONFIG_SYS_AHB_BASE 0xE2000000
110
111
112
113
114#define CONFIG_SYS_INIT_RAM_ADDR CONFIG_SYS_OCM_BASE
115#define CONFIG_SYS_INIT_RAM_SIZE (4 << 10)
116#define CONFIG_SYS_GBL_DATA_OFFSET (CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE)
117#define CONFIG_SYS_INIT_SP_OFFSET CONFIG_SYS_GBL_DATA_OFFSET
118
119
120
121
122#define CONFIG_CONS_INDEX 1
123
124
125
126
127
128
129
130#define CONFIG_ENV_IS_IN_FLASH 1
131#define CONFIG_SYS_NOR_CS 0
132#define CONFIG_SYS_NAND_CS 3
133
134
135
136
137#define CONFIG_SYS_FLASH_CFI
138#define CONFIG_FLASH_CFI_DRIVER
139#define CONFIG_SYS_FLASH_CFI_AMD_RESET
140
141#define CONFIG_SYS_FLASH_BANKS_LIST {CONFIG_SYS_FLASH_BASE}
142#define CONFIG_SYS_MAX_FLASH_BANKS 1
143#define CONFIG_SYS_MAX_FLASH_SECT 512
144
145#define CONFIG_SYS_FLASH_ERASE_TOUT 120000
146#define CONFIG_SYS_FLASH_WRITE_TOUT 500
147
148#define CONFIG_SYS_FLASH_USE_BUFFER_WRITE 1
149#define CONFIG_SYS_FLASH_EMPTY_INFO
150
151#ifdef CONFIG_ENV_IS_IN_FLASH
152#define CONFIG_ENV_SECT_SIZE 0x20000
153#define CONFIG_ENV_ADDR (CONFIG_SYS_MONITOR_BASE - CONFIG_ENV_SECT_SIZE)
154#define CONFIG_ENV_SIZE 0x4000
155
156
157#define CONFIG_ENV_ADDR_REDUND (CONFIG_ENV_ADDR - CONFIG_ENV_SECT_SIZE)
158#define CONFIG_ENV_SIZE_REDUND (CONFIG_ENV_SIZE)
159#endif
160
161
162
163
164#define CONFIG_SYS_MAX_NAND_DEVICE 1
165#define CONFIG_SYS_NAND_BASE (CONFIG_SYS_NAND_ADDR + CONFIG_SYS_NAND_CS)
166#define CONFIG_SYS_NAND_SELECT_DEVICE 1
167
168
169
170
171#if !defined(CONFIG_ARCHES)
172
173
174
175
176
177#define CONFIG_SPD_EEPROM
178#define SPD_EEPROM_ADDRESS {0x50, 0x51}
179#define CONFIG_DDR_ECC
180#define CONFIG_DDR_RQDC_FIXED 0x80000038
181
182#else
183
184#define CONFIG_AUTOCALIB "silent\0"
185
186#define CONFIG_PPC4xx_DDR_AUTOCALIBRATION
187#define DEBUG_PPC4xx_DDR_AUTOCALIBRATION
188#undef CONFIG_PPC4xx_DDR_METHOD_A
189
190
191
192#define CONFIG_SYS_SDRAM_R0BAS 0x0000f000
193#define CONFIG_SYS_SDRAM_R1BAS 0x00000000
194#define CONFIG_SYS_SDRAM_R2BAS 0x00000000
195#define CONFIG_SYS_SDRAM_R3BAS 0x00000000
196#define CONFIG_SYS_SDRAM_PLBADDULL 0x00000000
197#define CONFIG_SYS_SDRAM_PLBADDUHB 0x00000008
198#define CONFIG_SYS_SDRAM_CONF1LL 0x00001080
199#define CONFIG_SYS_SDRAM_CONF1HB 0x00001080
200#define CONFIG_SYS_SDRAM_CONFPATHB 0x10a68000
201
202
203#define CONFIG_SYS_SDRAM0_MB0CF 0x00000701
204#define CONFIG_SYS_SDRAM0_MB1CF 0x00000000
205#define CONFIG_SYS_SDRAM0_MB2CF 0x00000000
206#define CONFIG_SYS_SDRAM0_MB3CF 0x00000000
207#define CONFIG_SYS_SDRAM0_MCOPT1 0x05322000
208#define CONFIG_SYS_SDRAM0_MCOPT2 0x00000000
209#define CONFIG_SYS_SDRAM0_MODT0 0x01000000
210#define CONFIG_SYS_SDRAM0_MODT1 0x00000000
211#define CONFIG_SYS_SDRAM0_MODT2 0x00000000
212#define CONFIG_SYS_SDRAM0_MODT3 0x00000000
213#define CONFIG_SYS_SDRAM0_CODT 0x00800021
214#define CONFIG_SYS_SDRAM0_RTR 0x06180000
215#define CONFIG_SYS_SDRAM0_INITPLR0 0xb5380000
216#define CONFIG_SYS_SDRAM0_INITPLR1 0x82100400
217#define CONFIG_SYS_SDRAM0_INITPLR2 0x80820000
218#define CONFIG_SYS_SDRAM0_INITPLR3 0x80830000
219#define CONFIG_SYS_SDRAM0_INITPLR4 0x80810040
220#define CONFIG_SYS_SDRAM0_INITPLR5 0x80800532
221#define CONFIG_SYS_SDRAM0_INITPLR6 0x82100400
222#define CONFIG_SYS_SDRAM0_INITPLR7 0x8a080000
223#define CONFIG_SYS_SDRAM0_INITPLR8 0x8a080000
224#define CONFIG_SYS_SDRAM0_INITPLR9 0x8a080000
225#define CONFIG_SYS_SDRAM0_INITPLR10 0x8a080000
226#define CONFIG_SYS_SDRAM0_INITPLR11 0x80000432
227#define CONFIG_SYS_SDRAM0_INITPLR12 0x808103c0
228#define CONFIG_SYS_SDRAM0_INITPLR13 0x80810040
229#define CONFIG_SYS_SDRAM0_INITPLR14 0x00000000
230#define CONFIG_SYS_SDRAM0_INITPLR15 0x00000000
231#define CONFIG_SYS_SDRAM0_RQDC 0x80000038
232#define CONFIG_SYS_SDRAM0_RFDC 0x00000257
233#define CONFIG_SYS_SDRAM0_RDCC 0x40000000
234#define CONFIG_SYS_SDRAM0_DLCR 0x03000091
235#define CONFIG_SYS_SDRAM0_CLKTR 0x40000000
236#define CONFIG_SYS_SDRAM0_WRDTR 0x82000823
237#define CONFIG_SYS_SDRAM0_SDTR1 0x80201000
238#define CONFIG_SYS_SDRAM0_SDTR2 0x42204243
239#define CONFIG_SYS_SDRAM0_SDTR3 0x090c0d1a
240#define CONFIG_SYS_SDRAM0_MMODE 0x00000432
241#define CONFIG_SYS_SDRAM0_MEMODE 0x00000004
242#endif
243
244#define CONFIG_SYS_MBYTES_SDRAM 512
245
246
247
248
249#define CONFIG_SYS_I2C_PPC4XX_SPEED_0 400000
250
251#define CONFIG_SYS_I2C_EEPROM_ADDR (0xa8>>1)
252#define CONFIG_SYS_I2C_EEPROM_ADDR_LEN 1
253#define CONFIG_SYS_EEPROM_PAGE_WRITE_BITS 3
254#define CONFIG_SYS_EEPROM_PAGE_WRITE_DELAY_MS 10
255
256
257#if defined(CONFIG_ARCHES)
258#define CONFIG_4xx_CONFIG_I2C_EEPROM_ADDR 0x54
259#else
260#define CONFIG_4xx_CONFIG_I2C_EEPROM_ADDR 0x52
261#endif
262#define CONFIG_4xx_CONFIG_I2C_EEPROM_OFFSET 0
263#define CONFIG_4xx_CONFIG_BLOCKSIZE 16
264
265
266#define CONFIG_DTT_LM75
267#define CONFIG_DTT_AD7414
268#define CONFIG_DTT_SENSORS {0}
269#define CONFIG_SYS_DTT_MAX_TEMP 70
270#define CONFIG_SYS_DTT_LOW_TEMP -30
271#define CONFIG_SYS_DTT_HYSTERESIS 3
272
273#if defined(CONFIG_ARCHES)
274#define CONFIG_SYS_I2C_DTT_ADDR 0x4a
275#endif
276
277#if !defined(CONFIG_ARCHES)
278
279#define CONFIG_RTC_M41T62
280#define CONFIG_SYS_I2C_RTC_ADDR 0x68
281#endif
282
283
284
285
286#define CONFIG_IBM_EMAC4_V4
287
288#define CONFIG_HAS_ETH0
289#define CONFIG_HAS_ETH1
290
291#if !defined(CONFIG_ARCHES)
292#define CONFIG_PHY_ADDR 0
293#define CONFIG_PHY1_ADDR 1
294
295#ifdef CONFIG_460GT
296#define CONFIG_PHY2_ADDR 2
297#define CONFIG_PHY3_ADDR 3
298#define CONFIG_HAS_ETH2
299#define CONFIG_HAS_ETH3
300#endif
301
302#else
303
304#define CONFIG_FIXED_PHY 0xFFFFFFFF
305#define CONFIG_PHY_ADDR CONFIG_FIXED_PHY
306#define CONFIG_PHY1_ADDR 0
307#define CONFIG_PHY2_ADDR 1
308#define CONFIG_HAS_ETH2
309
310#define CONFIG_SYS_FIXED_PHY_PORT(devnum, speed, duplex) \
311 {devnum, speed, duplex}
312#define CONFIG_SYS_FIXED_PHY_PORTS \
313 CONFIG_SYS_FIXED_PHY_PORT(0, 1000, FULL)
314
315#define CONFIG_M88E1112_PHY
316
317
318
319
320
321#define CONFIG_GPCS_PHY_ADDR 0xA
322#define CONFIG_GPCS_PHY1_ADDR 0xB
323#define CONFIG_GPCS_PHY2_ADDR 0xC
324#endif
325
326#define CONFIG_PHY_RESET
327#define CONFIG_PHY_GIGE
328#define CONFIG_PHY_DYNAMIC_ANEG
329
330
331
332
333
334#ifdef CONFIG_460EX
335#define CONFIG_USB_OHCI_NEW
336#undef CONFIG_SYS_OHCI_BE_CONTROLLER
337#define CONFIG_SYS_OHCI_SWAP_REG_ACCESS
338#define CONFIG_SYS_OHCI_USE_NPS
339#define CONFIG_SYS_USB_OHCI_REGS_BASE (CONFIG_SYS_AHB_BASE | 0xd0000)
340#define CONFIG_SYS_USB_OHCI_SLOT_NAME "ppc440"
341#define CONFIG_SYS_USB_OHCI_MAX_ROOT_PORTS 15
342#define CONFIG_SYS_USB_OHCI_BOARD_INIT
343#endif
344
345
346
347
348#if !defined(CONFIG_ARCHES)
349#define CONFIG_EXTRA_ENV_SETTINGS \
350 CONFIG_AMCC_DEF_ENV \
351 CONFIG_AMCC_DEF_ENV_POWERPC \
352 CONFIG_AMCC_DEF_ENV_NOR_UPD \
353 "kernel_addr=fc000000\0" \
354 "fdt_addr=fc1e0000\0" \
355 "ramdisk_addr=fc200000\0" \
356 "pciconfighost=1\0" \
357 "pcie_mode=RP:RP\0" \
358 ""
359#else
360#define CONFIG_EXTRA_ENV_SETTINGS \
361 CONFIG_AMCC_DEF_ENV \
362 CONFIG_AMCC_DEF_ENV_POWERPC \
363 CONFIG_AMCC_DEF_ENV_NOR_UPD \
364 "kernel_addr=fe000000\0" \
365 "fdt_addr=fe1e0000\0" \
366 "ramdisk_addr=fe200000\0" \
367 "pciconfighost=1\0" \
368 "pcie_mode=RP:RP\0" \
369 "ethprime=ppc_4xx_eth1\0" \
370 ""
371#endif
372
373
374
375
376#define CONFIG_CMD_CHIP_CONFIG
377#if defined(CONFIG_ARCHES)
378#define CONFIG_CMD_DTT
379#define CONFIG_CMD_PCI
380#define CONFIG_CMD_SDRAM
381#elif defined(CONFIG_CANYONLANDS)
382#define CONFIG_CMD_DATE
383#define CONFIG_CMD_DTT
384#define CONFIG_CMD_NAND
385#define CONFIG_CMD_PCI
386#define CONFIG_CMD_SATA
387#define CONFIG_CMD_SDRAM
388#elif defined(CONFIG_GLACIER)
389#define CONFIG_CMD_DATE
390#define CONFIG_CMD_DTT
391#define CONFIG_CMD_NAND
392#define CONFIG_CMD_PCI
393#define CONFIG_CMD_SDRAM
394#else
395#error "board type not defined"
396#endif
397
398
399#define CONFIG_MAC_PARTITION
400#define CONFIG_DOS_PARTITION
401#define CONFIG_ISO_PARTITION
402
403
404
405
406
407#define CONFIG_PCI
408#define CONFIG_PCI_INDIRECT_BRIDGE
409#define CONFIG_PCI_PNP
410#define CONFIG_PCI_SCAN_SHOW
411#define CONFIG_PCI_CONFIG_HOST_BRIDGE
412
413
414#define CONFIG_SYS_PCI_TARGET_INIT
415#undef CONFIG_SYS_PCI_MASTER_INIT
416
417#define CONFIG_SYS_PCI_SUBSYS_VENDORID 0x1014
418#define CONFIG_SYS_PCI_SUBSYS_DEVICEID 0xcafe
419
420#ifdef CONFIG_460GT
421#if defined(CONFIG_ARCHES)
422
423
424
425#define CONFIG_RAPIDIO
426#define CONFIG_SYS_460GT_SRIO_ERRATA_1
427
428#define SRGPL0_REG_BAR 0x0000000DAA000000ull
429#define SRGPL0_CFG_BAR 0x0000000DAB000000ull
430#define SRGPL0_MNT_BAR 0x0000000DAC000000ull
431#define SRGPL0_MSG_BAR 0x0000000DAD000000ull
432#define SRGPL0_OUT_BAR 0x0000000DB0000000ull
433
434#define CONFIG_SYS_SRGPL0_REG_BAR 0xAA000000
435#define CONFIG_SYS_SRGPL0_CFG_BAR 0xAB000000
436#define CONFIG_SYS_SRGPL0_MNT_BAR 0xAC000000
437#define CONFIG_SYS_SRGPL0_MSG_BAR 0xAD000000
438
439#define CONFIG_SYS_I2ODMA_BASE 0xCF000000
440#define CONFIG_SYS_I2ODMA_PHYS_ADDR 0x0000000400100000ull
441
442#define CONFIG_PPC4XX_RAPIDIO_PROMISCUOUS_MODE
443#undef CONFIG_PPC4XX_RAPIDIO_DEBUG
444#undef CONFIG_PPC4XX_RAPIDIO_IN_BAR_USE_OCM
445#define CONFIG_PPC4XX_RAPIDIO_USE_HB_PLB
446#undef CONFIG_PPC4XX_RAPIDIO_LOOPBACK
447#endif
448#endif
449
450
451
452
453#ifdef CONFIG_CMD_SATA
454#define CONFIG_SATA_DWC
455#define CONFIG_LIBATA
456#define SATA_BASE_ADDR 0xe20d1000
457#define SATA_DMA_REG_ADDR 0xe20d0800
458#define CONFIG_SYS_SATA_MAX_DEVICE 1
459
460#define ATA_SECTOR_WORDS (ATA_SECT_SIZE/2)
461#endif
462
463
464
465
466
467
468
469
470
471
472
473
474
475
476
477
478
479
480
481
482
483#define CONFIG_SYS_EBC_PB0AP 0x10055e00
484#define CONFIG_SYS_EBC_PB0CR (CONFIG_SYS_BOOT_BASE_ADDR | 0x9a000)
485
486#if !defined(CONFIG_ARCHES)
487
488#define CONFIG_SYS_EBC_PB3AP 0x018003c0
489#define CONFIG_SYS_EBC_PB3CR (CONFIG_SYS_NAND_ADDR | 0x1E000)
490#endif
491
492#if !defined(CONFIG_ARCHES)
493
494#define CONFIG_SYS_EBC_PB2AP 0x00804240
495#define CONFIG_SYS_EBC_PB2CR (CONFIG_SYS_BCSR_BASE | 0x18000)
496
497#else
498
499
500#define CONFIG_SYS_EBC_PB1AP 0x7f8ffe80
501#define CONFIG_SYS_EBC_PB1CR (CONFIG_SYS_FPGA_BASE | 0x3a000)
502#endif
503
504#define CONFIG_SYS_EBC_CFG 0xbfc00000
505
506
507
508
509
510#if defined(CONFIG_ARCHES)
511#define GPIO43_USE GPIO_SEL
512#else
513#define GPIO43_USE GPIO_ALT1
514#endif
515
516
517
518
519#ifdef CONFIG_460EX
520
521#define CONFIG_SYS_4xx_GPIO_TABLE { \
522{ \
523 \
524{GPIO0_BASE, GPIO_BI , GPIO_ALT1, GPIO_OUT_0}, \
525{GPIO0_BASE, GPIO_BI , GPIO_ALT1, GPIO_OUT_0}, \
526{GPIO0_BASE, GPIO_BI , GPIO_ALT1, GPIO_OUT_0}, \
527{GPIO0_BASE, GPIO_BI , GPIO_ALT1, GPIO_OUT_0}, \
528{GPIO0_BASE, GPIO_BI , GPIO_ALT1, GPIO_OUT_0}, \
529{GPIO0_BASE, GPIO_BI , GPIO_ALT1, GPIO_OUT_0}, \
530{GPIO0_BASE, GPIO_BI , GPIO_ALT1, GPIO_OUT_0}, \
531{GPIO0_BASE, GPIO_BI , GPIO_ALT1, GPIO_OUT_0}, \
532{GPIO0_BASE, GPIO_BI , GPIO_ALT1, GPIO_OUT_0}, \
533{GPIO0_BASE, GPIO_BI , GPIO_ALT1, GPIO_OUT_0}, \
534{GPIO0_BASE, GPIO_BI , GPIO_ALT1, GPIO_OUT_0}, \
535{GPIO0_BASE, GPIO_BI , GPIO_ALT1, GPIO_OUT_0}, \
536{GPIO0_BASE, GPIO_BI , GPIO_ALT1, GPIO_OUT_0}, \
537{GPIO0_BASE, GPIO_BI , GPIO_ALT1, GPIO_OUT_0}, \
538{GPIO0_BASE, GPIO_BI , GPIO_ALT1, GPIO_OUT_0}, \
539{GPIO0_BASE, GPIO_BI , GPIO_ALT1, GPIO_OUT_0}, \
540{GPIO0_BASE, GPIO_IN , GPIO_SEL, GPIO_OUT_0}, \
541{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
542{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
543{GPIO0_BASE, GPIO_IN, GPIO_SEL, GPIO_OUT_0}, \
544{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
545{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
546{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
547{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
548{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
549{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
550{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
551{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
552{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
553{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
554{GPIO0_BASE, GPIO_OUT, GPIO_SEL , GPIO_OUT_1}, \
555{GPIO0_BASE, GPIO_OUT, GPIO_SEL , GPIO_OUT_1}, \
556}, \
557{ \
558 \
559{GPIO1_BASE, GPIO_OUT, GPIO_SEL , GPIO_OUT_1}, \
560{GPIO1_BASE, GPIO_OUT, GPIO_SEL , GPIO_OUT_1}, \
561{GPIO1_BASE, GPIO_OUT, GPIO_ALT3, GPIO_OUT_1}, \
562{GPIO1_BASE, GPIO_IN , GPIO_ALT3, GPIO_OUT_0}, \
563{GPIO1_BASE, GPIO_IN , GPIO_ALT3, GPIO_OUT_0}, \
564{GPIO1_BASE, GPIO_BI , GPIO_ALT2, GPIO_OUT_0}, \
565{GPIO1_BASE, GPIO_OUT, GPIO_ALT2, GPIO_OUT_1}, \
566{GPIO1_BASE, GPIO_IN , GPIO_ALT2, GPIO_OUT_0}, \
567{GPIO1_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
568{GPIO1_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, \
569{GPIO1_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, \
570{GPIO1_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, \
571{GPIO1_BASE, GPIO_IN , GPIO_ALT3, GPIO_OUT_0}, \
572{GPIO1_BASE, GPIO_IN , GPIO_ALT3, GPIO_OUT_0}, \
573{GPIO1_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, \
574{GPIO1_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, \
575{GPIO1_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, \
576{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
577{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
578{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
579{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
580{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
581{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
582{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
583{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
584{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
585{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
586{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
587{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
588{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
589{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
590{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
591} \
592}
593#else
594
595#define CONFIG_SYS_4xx_GPIO_TABLE { \
596{ \
597 \
598{GPIO0_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, \
599{GPIO0_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, \
600{GPIO0_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, \
601{GPIO0_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, \
602{GPIO0_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, \
603{GPIO0_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, \
604{GPIO0_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, \
605{GPIO0_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, \
606{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
607{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
608{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
609{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
610{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
611{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
612{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
613{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
614{GPIO0_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, \
615{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
616{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
617{GPIO0_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, \
618{GPIO0_BASE, GPIO_BI , GPIO_ALT1, GPIO_OUT_0}, \
619{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
620{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
621{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
622{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
623{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
624{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
625{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
626{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
627{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
628{GPIO0_BASE, GPIO_OUT, GPIO_SEL , GPIO_OUT_1}, \
629{GPIO0_BASE, GPIO_OUT, GPIO_SEL , GPIO_OUT_1}, \
630}, \
631{ \
632 \
633{GPIO1_BASE, GPIO_OUT, GPIO_SEL , GPIO_OUT_1}, \
634{GPIO1_BASE, GPIO_OUT, GPIO_SEL , GPIO_OUT_1}, \
635{GPIO1_BASE, GPIO_OUT, GPIO_ALT3, GPIO_OUT_1}, \
636{GPIO1_BASE, GPIO_IN , GPIO_ALT3, GPIO_OUT_0}, \
637{GPIO1_BASE, GPIO_IN , GPIO_ALT3, GPIO_OUT_0}, \
638{GPIO1_BASE, GPIO_BI , GPIO_ALT2, GPIO_OUT_0}, \
639{GPIO1_BASE, GPIO_OUT, GPIO_ALT2, GPIO_OUT_1}, \
640{GPIO1_BASE, GPIO_IN , GPIO_ALT2, GPIO_OUT_0}, \
641{GPIO1_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
642{GPIO1_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, \
643{GPIO1_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, \
644{GPIO1_BASE, GPIO_OUT, GPIO43_USE, GPIO_OUT_0}, \
645{GPIO1_BASE, GPIO_IN , GPIO_ALT3, GPIO_OUT_0}, \
646{GPIO1_BASE, GPIO_IN , GPIO_ALT3, GPIO_OUT_0}, \
647{GPIO1_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, \
648{GPIO1_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, \
649{GPIO1_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, \
650{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
651{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
652{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
653{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
654{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
655{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
656{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
657{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
658{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
659{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
660{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
661{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
662{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
663{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
664{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
665} \
666}
667#endif
668
669#endif
670