LXR uboot/include/fsl

   1/*
   2 * Freescale DSPI Module Defines
   3 *
   4 * Copyright (C) 2004-2007, 2015 Freescale Semiconductor, Inc.
   5 * TsiChung Liew (Tsi-Chung.Liew@freescale.com)
   6 * Chao Fu (B44548@freesacle.com)
   7 * Haikun Wang (B53464@freescale.com)
   8 *
   9 * SPDX-License-Identifier:     GPL-2.0+
  10 */
  11
  12#ifndef _FSL_DSPI_H_
  13#define _FSL_DSPI_H_
  14
  15/* DMA Serial Peripheral Interface (DSPI) */
  16struct dspi {
  17        u32 mcr;        /* 0x00 */
  18        u32 resv0;      /* 0x04 */
  19        u32 tcr;        /* 0x08 */
  20        u32 ctar[8];    /* 0x0C - 0x28 */
  21        u32 sr;         /* 0x2C */
  22        u32 irsr;       /* 0x30 */
  23        u32 tfr;        /* 0x34 - PUSHR */
  24        u32 rfr;        /* 0x38 - POPR */
  25#ifdef CONFIG_MCF547x_8x
  26        u32 tfdr[4];    /* 0x3C */
  27        u8 resv2[0x30]; /* 0x40 */
  28        u32 rfdr[4];    /* 0x7C */
  29#else
  30        u32 tfdr[16];   /* 0x3C */
  31        u32 rfdr[16];   /* 0x7C */
  32#endif
  33};
  34
  35/* Module configuration */
  36#define DSPI_MCR_MSTR                   0x80000000
  37#define DSPI_MCR_CSCK                   0x40000000
  38#define DSPI_MCR_DCONF(x)               (((x) & 0x03) << 28)
  39#define DSPI_MCR_FRZ                    0x08000000
  40#define DSPI_MCR_MTFE                   0x04000000
  41#define DSPI_MCR_PCSSE                  0x02000000
  42#define DSPI_MCR_ROOE                   0x01000000
  43#define DSPI_MCR_PCSIS(x)               (1 << (16 + (x)))
  44#define DSPI_MCR_PCSIS_MASK             (0xff << 16)
  45#define DSPI_MCR_CSIS7                  0x00800000
  46#define DSPI_MCR_CSIS6                  0x00400000
  47#define DSPI_MCR_CSIS5                  0x00200000
  48#define DSPI_MCR_CSIS4                  0x00100000
  49#define DSPI_MCR_CSIS3                  0x00080000
  50#define DSPI_MCR_CSIS2                  0x00040000
  51#define DSPI_MCR_CSIS1                  0x00020000
  52#define DSPI_MCR_CSIS0                  0x00010000
  53#define DSPI_MCR_DOZE                   0x00008000
  54#define DSPI_MCR_MDIS                   0x00004000
  55#define DSPI_MCR_DTXF                   0x00002000
  56#define DSPI_MCR_DRXF                   0x00001000
  57#define DSPI_MCR_CTXF                   0x00000800
  58#define DSPI_MCR_CRXF                   0x00000400
  59#define DSPI_MCR_SMPL_PT(x)             (((x) & 0x03) << 8)
  60#define DSPI_MCR_FCPCS                  0x00000001
  61#define DSPI_MCR_PES                    0x00000001
  62#define DSPI_MCR_HALT                   0x00000001
  63
  64/* Transfer count */
  65#define DSPI_TCR_SPI_TCNT(x)            (((x) & 0x0000FFFF) << 16)
  66
  67/* Clock and transfer attributes */
  68#define DSPI_CTAR(x)                    (0x0c + (x * 4))
  69#define DSPI_CTAR_DBR                   0x80000000
  70#define DSPI_CTAR_TRSZ(x)               (((x) & 0x0F) << 27)
  71#define DSPI_CTAR_CPOL                  0x04000000
  72#define DSPI_CTAR_CPHA                  0x02000000
  73#define DSPI_CTAR_LSBFE                 0x01000000
  74#define DSPI_CTAR_PCSSCK(x)             (((x) & 0x03) << 22)
  75#define DSPI_CTAR_PCSSCK_7CLK           0x00A00000
  76#define DSPI_CTAR_PCSSCK_5CLK           0x00800000
  77#define DSPI_CTAR_PCSSCK_3CLK           0x00400000
  78#define DSPI_CTAR_PCSSCK_1CLK           0x00000000
  79#define DSPI_CTAR_PASC(x)               (((x) & 0x03) << 20)
  80#define DSPI_CTAR_PASC_7CLK             0x00300000
  81#define DSPI_CTAR_PASC_5CLK             0x00200000
  82#define DSPI_CTAR_PASC_3CLK             0x00100000
  83#define DSPI_CTAR_PASC_1CLK             0x00000000
  84#define DSPI_CTAR_PDT(x)                (((x) & 0x03) << 18)
  85#define DSPI_CTAR_PDT_7CLK              0x000A0000
  86#define DSPI_CTAR_PDT_5CLK              0x00080000
  87#define DSPI_CTAR_PDT_3CLK              0x00040000
  88#define DSPI_CTAR_PDT_1CLK              0x00000000
  89#define DSPI_CTAR_PBR(x)                (((x) & 0x03) << 16)
  90#define DSPI_CTAR_PBR_7CLK              0x00030000
  91#define DSPI_CTAR_PBR_5CLK              0x00020000
  92#define DSPI_CTAR_PBR_3CLK              0x00010000
  93#define DSPI_CTAR_PBR_1CLK              0x00000000
  94#define DSPI_CTAR_CSSCK(x)              (((x) & 0x0F) << 12)
  95#define DSPI_CTAR_ASC(x)                (((x) & 0x0F) << 8)
  96#define DSPI_CTAR_DT(x)                 (((x) & 0x0F) << 4)
  97#define DSPI_CTAR_BR(x)                 ((x) & 0x0F)
  98
  99/* Status */
 100#define DSPI_SR_TCF                     0x80000000
 101#define DSPI_SR_TXRXS                   0x40000000
 102#define DSPI_SR_EOQF                    0x10000000
 103#define DSPI_SR_TFUF                    0x08000000
 104#define DSPI_SR_TFFF                    0x02000000
 105#define DSPI_SR_RFOF                    0x00080000
 106#define DSPI_SR_RFDF                    0x00020000
 107#define DSPI_SR_TXCTR(x)                (((x) & 0x0000F000) >> 12)
 108#define DSPI_SR_TXPTR(x)                (((x) & 0x00000F00) >> 8)
 109#define DSPI_SR_RXCTR(x)                (((x) & 0x000000F0) >> 4)
 110#define DSPI_SR_RXPTR(x)                ((x) & 0x0000000F)
 111
 112/* DMA/interrupt request selct and enable */
 113#define DSPI_IRSR_TCFE                  0x80000000
 114#define DSPI_IRSR_EOQFE                 0x10000000
 115#define DSPI_IRSR_TFUFE                 0x08000000
 116#define DSPI_IRSR_TFFFE                 0x02000000
 117#define DSPI_IRSR_TFFFS                 0x01000000
 118#define DSPI_IRSR_RFOFE                 0x00080000
 119#define DSPI_IRSR_RFDFE                 0x00020000
 120#define DSPI_IRSR_RFDFS                 0x00010000
 121
 122/* Transfer control - 32-bit access */
 123#define DSPI_TFR_PCS(x)                 (((1 << x) & 0x0000003f) << 16)
 124#define DSPI_TFR_CONT                   0x80000000
 125#define DSPI_TFR_CTAS(x)                (((x) & 0x07) << 28)
 126#define DSPI_TFR_EOQ                    0x08000000
 127#define DSPI_TFR_CTCNT                  0x04000000
 128#define DSPI_TFR_CS7                    0x00800000
 129#define DSPI_TFR_CS6                    0x00400000
 130#define DSPI_TFR_CS5                    0x00200000
 131#define DSPI_TFR_CS4                    0x00100000
 132#define DSPI_TFR_CS3                    0x00080000
 133#define DSPI_TFR_CS2                    0x00040000
 134#define DSPI_TFR_CS1                    0x00020000
 135#define DSPI_TFR_CS0                    0x00010000
 136
 137/* Transfer Fifo */
 138#define DSPI_TFR_TXDATA(x)              ((x) & 0x0000FFFF)
 139
 140/* Bit definitions and macros for DRFR */
 141#define DSPI_RFR_RXDATA(x)              ((x) & 0x0000FFFF)
 142
 143/* Bit definitions and macros for DTFDR group */
 144#define DSPI_TFDR_TXDATA(x)             ((x) & 0x0000FFFF)
 145#define DSPI_TFDR_TXCMD(x)              (((x) & 0x0000FFFF) << 16)
 146
 147/* Bit definitions and macros for DRFDR group */
 148#define DSPI_RFDR_RXDATA(x)             ((x) & 0x0000FFFF)
 149
 150#endif                          /* _FSL_DSPI_H_ */
 151