1
2
3
4
5
6
7
8
9
10
11#ifndef __CONFIG_H
12#define __CONFIG_H
13
14#include <linux/kconfig.h>
15
16
17
18
19
20
21
22
23#ifdef CONFIG_CANYONLANDS
24#define CONFIG_460EX
25#define CONFIG_HOSTNAME canyonlands
26#else
27#define CONFIG_460GT
28#ifdef CONFIG_GLACIER
29#define CONFIG_HOSTNAME glacier
30#else
31#define CONFIG_HOSTNAME arches
32#define CONFIG_USE_NETDEV eth1
33#define CONFIG_BD_NUM_CPUS 2
34#endif
35#endif
36
37#define CONFIG_440
38
39#ifndef CONFIG_SYS_TEXT_BASE
40#define CONFIG_SYS_TEXT_BASE 0xFFF80000
41#endif
42
43
44
45
46#include "amcc-common.h"
47
48#define CONFIG_SYS_CLK_FREQ 66666667
49
50#define CONFIG_BOARD_EARLY_INIT_R
51#define CONFIG_MISC_INIT_R
52#define CONFIG_BOARD_TYPES
53
54
55
56
57
58#define CONFIG_SYS_PCI_MEMBASE 0x80000000
59#define CONFIG_SYS_PCI_BASE 0xd0000000
60#define CONFIG_SYS_PCI_TARGBASE CONFIG_SYS_PCI_MEMBASE
61
62#define CONFIG_SYS_PCIE_MEMBASE 0xb0000000
63#define CONFIG_SYS_PCIE_MEMSIZE 0x08000000
64#define CONFIG_SYS_PCIE_BASE 0xc4000000
65
66#define CONFIG_SYS_PCIE0_CFGBASE 0xc0000000
67#define CONFIG_SYS_PCIE1_CFGBASE 0xc1000000
68#define CONFIG_SYS_PCIE0_XCFGBASE 0xc3000000
69#define CONFIG_SYS_PCIE1_XCFGBASE 0xc3001000
70
71
72
73
74#define BCSR_USBCTRL_OTG_RST 0x32
75#define BCSR_USBCTRL_HOST_RST 0x01
76#define BCSR_SELECT_PCIE 0x10
77
78#define CONFIG_SYS_PCIE0_UTLBASE 0xc08010000ULL
79
80
81#define CONFIG_SYS_PCIE_INBOUND_BASE 0x000000000ULL
82
83
84#if !defined(CONFIG_ARCHES)
85#define CONFIG_SYS_BCSR_BASE 0xE1000000
86#define CONFIG_SYS_FLASH_BASE 0xFC000000
87#define CONFIG_SYS_FLASH_SIZE (64 << 20)
88#else
89#define CONFIG_SYS_FPGA_BASE 0xE1000000
90#define CONFIG_SYS_CPLD_ADDR (CONFIG_SYS_FPGA_BASE + 0x00080000)
91#define CONFIG_SYS_CPLD_DATA (CONFIG_SYS_FPGA_BASE + 0x00080002)
92#define CONFIG_SYS_FLASH_BASE 0xFE000000
93#define CONFIG_SYS_FLASH_SIZE (32 << 20)
94#endif
95
96#define CONFIG_SYS_NAND_ADDR 0xE0000000
97#define CONFIG_SYS_BOOT_BASE_ADDR 0xFF000000
98#define CONFIG_SYS_FLASH_BASE_PHYS_H 0x4
99#define CONFIG_SYS_FLASH_BASE_PHYS_L 0xCC000000
100#define CONFIG_SYS_FLASH_BASE_PHYS (((u64)CONFIG_SYS_FLASH_BASE_PHYS_H << 32) | \
101 (u64)CONFIG_SYS_FLASH_BASE_PHYS_L)
102
103#define CONFIG_SYS_OCM_BASE 0xE3000000
104#define CONFIG_SYS_SRAM_BASE 0xE8000000
105#define CONFIG_SYS_SRAM_SIZE (256 << 10)
106#define CONFIG_SYS_LOCAL_CONF_REGS 0xEF000000
107
108#define CONFIG_SYS_AHB_BASE 0xE2000000
109
110
111
112
113#define CONFIG_SYS_INIT_RAM_ADDR CONFIG_SYS_OCM_BASE
114#define CONFIG_SYS_INIT_RAM_SIZE (4 << 10)
115#define CONFIG_SYS_GBL_DATA_OFFSET (CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE)
116#define CONFIG_SYS_INIT_SP_OFFSET CONFIG_SYS_GBL_DATA_OFFSET
117
118
119
120
121#define CONFIG_CONS_INDEX 1
122
123
124
125
126
127
128
129#define CONFIG_ENV_IS_IN_FLASH 1
130#define CONFIG_SYS_NOR_CS 0
131#define CONFIG_SYS_NAND_CS 3
132
133
134
135
136#define CONFIG_SYS_FLASH_CFI
137#define CONFIG_FLASH_CFI_DRIVER
138#define CONFIG_SYS_FLASH_CFI_AMD_RESET
139
140#define CONFIG_SYS_FLASH_BANKS_LIST {CONFIG_SYS_FLASH_BASE}
141#define CONFIG_SYS_MAX_FLASH_BANKS 1
142#define CONFIG_SYS_MAX_FLASH_SECT 512
143
144#define CONFIG_SYS_FLASH_ERASE_TOUT 120000
145#define CONFIG_SYS_FLASH_WRITE_TOUT 500
146
147#define CONFIG_SYS_FLASH_USE_BUFFER_WRITE 1
148#define CONFIG_SYS_FLASH_EMPTY_INFO
149
150#ifdef CONFIG_ENV_IS_IN_FLASH
151#define CONFIG_ENV_SECT_SIZE 0x20000
152#define CONFIG_ENV_ADDR (CONFIG_SYS_MONITOR_BASE - CONFIG_ENV_SECT_SIZE)
153#define CONFIG_ENV_SIZE 0x4000
154
155
156#define CONFIG_ENV_ADDR_REDUND (CONFIG_ENV_ADDR - CONFIG_ENV_SECT_SIZE)
157#define CONFIG_ENV_SIZE_REDUND (CONFIG_ENV_SIZE)
158#endif
159
160
161
162
163#define CONFIG_SYS_MAX_NAND_DEVICE 1
164#define CONFIG_SYS_NAND_BASE (CONFIG_SYS_NAND_ADDR + CONFIG_SYS_NAND_CS)
165#define CONFIG_SYS_NAND_SELECT_DEVICE 1
166
167
168
169
170#if !defined(CONFIG_ARCHES)
171
172
173
174
175
176#define CONFIG_SPD_EEPROM
177#define SPD_EEPROM_ADDRESS {0x50, 0x51}
178#define CONFIG_DDR_ECC
179#define CONFIG_DDR_RQDC_FIXED 0x80000038
180
181#else
182
183#define CONFIG_AUTOCALIB "silent\0"
184
185#define CONFIG_PPC4xx_DDR_AUTOCALIBRATION
186#define DEBUG_PPC4xx_DDR_AUTOCALIBRATION
187#undef CONFIG_PPC4xx_DDR_METHOD_A
188
189
190
191#define CONFIG_SYS_SDRAM_R0BAS 0x0000f000
192#define CONFIG_SYS_SDRAM_R1BAS 0x00000000
193#define CONFIG_SYS_SDRAM_R2BAS 0x00000000
194#define CONFIG_SYS_SDRAM_R3BAS 0x00000000
195#define CONFIG_SYS_SDRAM_PLBADDULL 0x00000000
196#define CONFIG_SYS_SDRAM_PLBADDUHB 0x00000008
197#define CONFIG_SYS_SDRAM_CONF1LL 0x00001080
198#define CONFIG_SYS_SDRAM_CONF1HB 0x00001080
199#define CONFIG_SYS_SDRAM_CONFPATHB 0x10a68000
200
201
202#define CONFIG_SYS_SDRAM0_MB0CF 0x00000701
203#define CONFIG_SYS_SDRAM0_MB1CF 0x00000000
204#define CONFIG_SYS_SDRAM0_MB2CF 0x00000000
205#define CONFIG_SYS_SDRAM0_MB3CF 0x00000000
206#define CONFIG_SYS_SDRAM0_MCOPT1 0x05322000
207#define CONFIG_SYS_SDRAM0_MCOPT2 0x00000000
208#define CONFIG_SYS_SDRAM0_MODT0 0x01000000
209#define CONFIG_SYS_SDRAM0_MODT1 0x00000000
210#define CONFIG_SYS_SDRAM0_MODT2 0x00000000
211#define CONFIG_SYS_SDRAM0_MODT3 0x00000000
212#define CONFIG_SYS_SDRAM0_CODT 0x00800021
213#define CONFIG_SYS_SDRAM0_RTR 0x06180000
214#define CONFIG_SYS_SDRAM0_INITPLR0 0xb5380000
215#define CONFIG_SYS_SDRAM0_INITPLR1 0x82100400
216#define CONFIG_SYS_SDRAM0_INITPLR2 0x80820000
217#define CONFIG_SYS_SDRAM0_INITPLR3 0x80830000
218#define CONFIG_SYS_SDRAM0_INITPLR4 0x80810040
219#define CONFIG_SYS_SDRAM0_INITPLR5 0x80800532
220#define CONFIG_SYS_SDRAM0_INITPLR6 0x82100400
221#define CONFIG_SYS_SDRAM0_INITPLR7 0x8a080000
222#define CONFIG_SYS_SDRAM0_INITPLR8 0x8a080000
223#define CONFIG_SYS_SDRAM0_INITPLR9 0x8a080000
224#define CONFIG_SYS_SDRAM0_INITPLR10 0x8a080000
225#define CONFIG_SYS_SDRAM0_INITPLR11 0x80000432
226#define CONFIG_SYS_SDRAM0_INITPLR12 0x808103c0
227#define CONFIG_SYS_SDRAM0_INITPLR13 0x80810040
228#define CONFIG_SYS_SDRAM0_INITPLR14 0x00000000
229#define CONFIG_SYS_SDRAM0_INITPLR15 0x00000000
230#define CONFIG_SYS_SDRAM0_RQDC 0x80000038
231#define CONFIG_SYS_SDRAM0_RFDC 0x00000257
232#define CONFIG_SYS_SDRAM0_RDCC 0x40000000
233#define CONFIG_SYS_SDRAM0_DLCR 0x03000091
234#define CONFIG_SYS_SDRAM0_CLKTR 0x40000000
235#define CONFIG_SYS_SDRAM0_WRDTR 0x82000823
236#define CONFIG_SYS_SDRAM0_SDTR1 0x80201000
237#define CONFIG_SYS_SDRAM0_SDTR2 0x42204243
238#define CONFIG_SYS_SDRAM0_SDTR3 0x090c0d1a
239#define CONFIG_SYS_SDRAM0_MMODE 0x00000432
240#define CONFIG_SYS_SDRAM0_MEMODE 0x00000004
241#endif
242
243#define CONFIG_SYS_MBYTES_SDRAM 512
244
245
246
247
248#define CONFIG_SYS_I2C_PPC4XX_SPEED_0 400000
249
250#define CONFIG_SYS_I2C_EEPROM_ADDR (0xa8>>1)
251#define CONFIG_SYS_I2C_EEPROM_ADDR_LEN 1
252#define CONFIG_SYS_EEPROM_PAGE_WRITE_BITS 3
253#define CONFIG_SYS_EEPROM_PAGE_WRITE_DELAY_MS 10
254
255
256#if defined(CONFIG_ARCHES)
257#define CONFIG_4xx_CONFIG_I2C_EEPROM_ADDR 0x54
258#else
259#define CONFIG_4xx_CONFIG_I2C_EEPROM_ADDR 0x52
260#endif
261#define CONFIG_4xx_CONFIG_I2C_EEPROM_OFFSET 0
262#define CONFIG_4xx_CONFIG_BLOCKSIZE 16
263
264
265#define CONFIG_DTT_LM75
266#define CONFIG_DTT_AD7414
267#define CONFIG_DTT_SENSORS {0}
268#define CONFIG_SYS_DTT_MAX_TEMP 70
269#define CONFIG_SYS_DTT_LOW_TEMP -30
270#define CONFIG_SYS_DTT_HYSTERESIS 3
271
272#if defined(CONFIG_ARCHES)
273#define CONFIG_SYS_I2C_DTT_ADDR 0x4a
274#endif
275
276#if !defined(CONFIG_ARCHES)
277
278#define CONFIG_RTC_M41T62
279#define CONFIG_SYS_I2C_RTC_ADDR 0x68
280#endif
281
282
283
284
285#define CONFIG_IBM_EMAC4_V4
286
287#define CONFIG_HAS_ETH0
288#define CONFIG_HAS_ETH1
289
290#if !defined(CONFIG_ARCHES)
291#define CONFIG_PHY_ADDR 0
292#define CONFIG_PHY1_ADDR 1
293
294#ifdef CONFIG_460GT
295#define CONFIG_PHY2_ADDR 2
296#define CONFIG_PHY3_ADDR 3
297#define CONFIG_HAS_ETH2
298#define CONFIG_HAS_ETH3
299#endif
300
301#else
302
303#define CONFIG_FIXED_PHY 0xFFFFFFFF
304#define CONFIG_PHY_ADDR CONFIG_FIXED_PHY
305#define CONFIG_PHY1_ADDR 0
306#define CONFIG_PHY2_ADDR 1
307#define CONFIG_HAS_ETH2
308
309#define CONFIG_SYS_FIXED_PHY_PORT(devnum, speed, duplex) \
310 {devnum, speed, duplex}
311#define CONFIG_SYS_FIXED_PHY_PORTS \
312 CONFIG_SYS_FIXED_PHY_PORT(0, 1000, FULL)
313
314#define CONFIG_M88E1112_PHY
315
316
317
318
319
320#define CONFIG_GPCS_PHY_ADDR 0xA
321#define CONFIG_GPCS_PHY1_ADDR 0xB
322#define CONFIG_GPCS_PHY2_ADDR 0xC
323#endif
324
325#define CONFIG_PHY_RESET
326#define CONFIG_PHY_GIGE
327#define CONFIG_PHY_DYNAMIC_ANEG
328
329
330
331
332
333#ifdef CONFIG_460EX
334#define CONFIG_USB_OHCI_NEW
335#undef CONFIG_SYS_OHCI_BE_CONTROLLER
336#define CONFIG_SYS_OHCI_SWAP_REG_ACCESS
337#define CONFIG_SYS_OHCI_USE_NPS
338#define CONFIG_SYS_USB_OHCI_REGS_BASE (CONFIG_SYS_AHB_BASE | 0xd0000)
339#define CONFIG_SYS_USB_OHCI_SLOT_NAME "ppc440"
340#define CONFIG_SYS_USB_OHCI_MAX_ROOT_PORTS 15
341#define CONFIG_SYS_USB_OHCI_BOARD_INIT
342#endif
343
344
345
346
347#if !defined(CONFIG_ARCHES)
348#define CONFIG_EXTRA_ENV_SETTINGS \
349 CONFIG_AMCC_DEF_ENV \
350 CONFIG_AMCC_DEF_ENV_POWERPC \
351 CONFIG_AMCC_DEF_ENV_NOR_UPD \
352 "kernel_addr=fc000000\0" \
353 "fdt_addr=fc1e0000\0" \
354 "ramdisk_addr=fc200000\0" \
355 "pciconfighost=1\0" \
356 "pcie_mode=RP:RP\0" \
357 ""
358#else
359#define CONFIG_EXTRA_ENV_SETTINGS \
360 CONFIG_AMCC_DEF_ENV \
361 CONFIG_AMCC_DEF_ENV_POWERPC \
362 CONFIG_AMCC_DEF_ENV_NOR_UPD \
363 "kernel_addr=fe000000\0" \
364 "fdt_addr=fe1e0000\0" \
365 "ramdisk_addr=fe200000\0" \
366 "pciconfighost=1\0" \
367 "pcie_mode=RP:RP\0" \
368 "ethprime=ppc_4xx_eth1\0" \
369 ""
370#endif
371
372
373
374
375#define CONFIG_CMD_CHIP_CONFIG
376#if defined(CONFIG_ARCHES)
377#define CONFIG_CMD_DTT
378#define CONFIG_CMD_PCI
379#define CONFIG_CMD_SDRAM
380#elif defined(CONFIG_CANYONLANDS)
381#define CONFIG_CMD_DATE
382#define CONFIG_CMD_DTT
383#define CONFIG_CMD_NAND
384#define CONFIG_CMD_PCI
385#define CONFIG_CMD_SATA
386#define CONFIG_CMD_SDRAM
387#elif defined(CONFIG_GLACIER)
388#define CONFIG_CMD_DATE
389#define CONFIG_CMD_DTT
390#define CONFIG_CMD_NAND
391#define CONFIG_CMD_PCI
392#define CONFIG_CMD_SDRAM
393#else
394#error "board type not defined"
395#endif
396
397
398
399
400
401
402
403#define CONFIG_PCI_INDIRECT_BRIDGE
404#define CONFIG_PCI_SCAN_SHOW
405#define CONFIG_PCI_CONFIG_HOST_BRIDGE
406
407
408#define CONFIG_SYS_PCI_TARGET_INIT
409#undef CONFIG_SYS_PCI_MASTER_INIT
410
411#define CONFIG_SYS_PCI_SUBSYS_VENDORID 0x1014
412#define CONFIG_SYS_PCI_SUBSYS_DEVICEID 0xcafe
413
414#ifdef CONFIG_460GT
415#if defined(CONFIG_ARCHES)
416
417
418
419#define CONFIG_RAPIDIO
420#define CONFIG_SYS_460GT_SRIO_ERRATA_1
421
422#define SRGPL0_REG_BAR 0x0000000DAA000000ull
423#define SRGPL0_CFG_BAR 0x0000000DAB000000ull
424#define SRGPL0_MNT_BAR 0x0000000DAC000000ull
425#define SRGPL0_MSG_BAR 0x0000000DAD000000ull
426#define SRGPL0_OUT_BAR 0x0000000DB0000000ull
427
428#define CONFIG_SYS_SRGPL0_REG_BAR 0xAA000000
429#define CONFIG_SYS_SRGPL0_CFG_BAR 0xAB000000
430#define CONFIG_SYS_SRGPL0_MNT_BAR 0xAC000000
431#define CONFIG_SYS_SRGPL0_MSG_BAR 0xAD000000
432
433#define CONFIG_SYS_I2ODMA_BASE 0xCF000000
434#define CONFIG_SYS_I2ODMA_PHYS_ADDR 0x0000000400100000ull
435
436#define CONFIG_PPC4XX_RAPIDIO_PROMISCUOUS_MODE
437#undef CONFIG_PPC4XX_RAPIDIO_DEBUG
438#undef CONFIG_PPC4XX_RAPIDIO_IN_BAR_USE_OCM
439#define CONFIG_PPC4XX_RAPIDIO_USE_HB_PLB
440#undef CONFIG_PPC4XX_RAPIDIO_LOOPBACK
441#endif
442#endif
443
444
445
446
447#ifdef CONFIG_CMD_SATA
448#define CONFIG_SATA_DWC
449#define CONFIG_LIBATA
450#define SATA_BASE_ADDR 0xe20d1000
451#define SATA_DMA_REG_ADDR 0xe20d0800
452#define CONFIG_SYS_SATA_MAX_DEVICE 1
453
454#define ATA_SECTOR_WORDS (ATA_SECT_SIZE/2)
455#endif
456
457
458
459
460
461
462
463
464
465
466
467
468
469
470
471
472
473
474
475
476
477#define CONFIG_SYS_EBC_PB0AP 0x10055e00
478#define CONFIG_SYS_EBC_PB0CR (CONFIG_SYS_BOOT_BASE_ADDR | 0x9a000)
479
480#if !defined(CONFIG_ARCHES)
481
482#define CONFIG_SYS_EBC_PB3AP 0x018003c0
483#define CONFIG_SYS_EBC_PB3CR (CONFIG_SYS_NAND_ADDR | 0x1E000)
484#endif
485
486#if !defined(CONFIG_ARCHES)
487
488#define CONFIG_SYS_EBC_PB2AP 0x00804240
489#define CONFIG_SYS_EBC_PB2CR (CONFIG_SYS_BCSR_BASE | 0x18000)
490
491#else
492
493
494#define CONFIG_SYS_EBC_PB1AP 0x7f8ffe80
495#define CONFIG_SYS_EBC_PB1CR (CONFIG_SYS_FPGA_BASE | 0x3a000)
496#endif
497
498#define CONFIG_SYS_EBC_CFG 0xbfc00000
499
500
501
502
503
504#if defined(CONFIG_ARCHES)
505#define GPIO43_USE GPIO_SEL
506#else
507#define GPIO43_USE GPIO_ALT1
508#endif
509
510
511
512
513#ifdef CONFIG_460EX
514
515#define CONFIG_SYS_4xx_GPIO_TABLE { \
516{ \
517 \
518{GPIO0_BASE, GPIO_BI , GPIO_ALT1, GPIO_OUT_0}, \
519{GPIO0_BASE, GPIO_BI , GPIO_ALT1, GPIO_OUT_0}, \
520{GPIO0_BASE, GPIO_BI , GPIO_ALT1, GPIO_OUT_0}, \
521{GPIO0_BASE, GPIO_BI , GPIO_ALT1, GPIO_OUT_0}, \
522{GPIO0_BASE, GPIO_BI , GPIO_ALT1, GPIO_OUT_0}, \
523{GPIO0_BASE, GPIO_BI , GPIO_ALT1, GPIO_OUT_0}, \
524{GPIO0_BASE, GPIO_BI , GPIO_ALT1, GPIO_OUT_0}, \
525{GPIO0_BASE, GPIO_BI , GPIO_ALT1, GPIO_OUT_0}, \
526{GPIO0_BASE, GPIO_BI , GPIO_ALT1, GPIO_OUT_0}, \
527{GPIO0_BASE, GPIO_BI , GPIO_ALT1, GPIO_OUT_0}, \
528{GPIO0_BASE, GPIO_BI , GPIO_ALT1, GPIO_OUT_0}, \
529{GPIO0_BASE, GPIO_BI , GPIO_ALT1, GPIO_OUT_0}, \
530{GPIO0_BASE, GPIO_BI , GPIO_ALT1, GPIO_OUT_0}, \
531{GPIO0_BASE, GPIO_BI , GPIO_ALT1, GPIO_OUT_0}, \
532{GPIO0_BASE, GPIO_BI , GPIO_ALT1, GPIO_OUT_0}, \
533{GPIO0_BASE, GPIO_BI , GPIO_ALT1, GPIO_OUT_0}, \
534{GPIO0_BASE, GPIO_IN , GPIO_SEL, GPIO_OUT_0}, \
535{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
536{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
537{GPIO0_BASE, GPIO_IN, GPIO_SEL, GPIO_OUT_0}, \
538{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
539{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
540{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
541{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
542{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
543{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
544{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
545{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
546{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
547{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
548{GPIO0_BASE, GPIO_OUT, GPIO_SEL , GPIO_OUT_1}, \
549{GPIO0_BASE, GPIO_OUT, GPIO_SEL , GPIO_OUT_1}, \
550}, \
551{ \
552 \
553{GPIO1_BASE, GPIO_OUT, GPIO_SEL , GPIO_OUT_1}, \
554{GPIO1_BASE, GPIO_OUT, GPIO_SEL , GPIO_OUT_1}, \
555{GPIO1_BASE, GPIO_OUT, GPIO_ALT3, GPIO_OUT_1}, \
556{GPIO1_BASE, GPIO_IN , GPIO_ALT3, GPIO_OUT_0}, \
557{GPIO1_BASE, GPIO_IN , GPIO_ALT3, GPIO_OUT_0}, \
558{GPIO1_BASE, GPIO_BI , GPIO_ALT2, GPIO_OUT_0}, \
559{GPIO1_BASE, GPIO_OUT, GPIO_ALT2, GPIO_OUT_1}, \
560{GPIO1_BASE, GPIO_IN , GPIO_ALT2, GPIO_OUT_0}, \
561{GPIO1_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
562{GPIO1_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, \
563{GPIO1_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, \
564{GPIO1_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, \
565{GPIO1_BASE, GPIO_IN , GPIO_ALT3, GPIO_OUT_0}, \
566{GPIO1_BASE, GPIO_IN , GPIO_ALT3, GPIO_OUT_0}, \
567{GPIO1_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, \
568{GPIO1_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, \
569{GPIO1_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, \
570{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
571{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
572{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
573{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
574{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
575{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
576{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
577{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
578{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
579{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
580{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
581{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
582{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
583{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
584{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
585} \
586}
587#else
588
589#define CONFIG_SYS_4xx_GPIO_TABLE { \
590{ \
591 \
592{GPIO0_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, \
593{GPIO0_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, \
594{GPIO0_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, \
595{GPIO0_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, \
596{GPIO0_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, \
597{GPIO0_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, \
598{GPIO0_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, \
599{GPIO0_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, \
600{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
601{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
602{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
603{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
604{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
605{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
606{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
607{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
608{GPIO0_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, \
609{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
610{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
611{GPIO0_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, \
612{GPIO0_BASE, GPIO_BI , GPIO_ALT1, GPIO_OUT_0}, \
613{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
614{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
615{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
616{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
617{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
618{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
619{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
620{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
621{GPIO0_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
622{GPIO0_BASE, GPIO_OUT, GPIO_SEL , GPIO_OUT_1}, \
623{GPIO0_BASE, GPIO_OUT, GPIO_SEL , GPIO_OUT_1}, \
624}, \
625{ \
626 \
627{GPIO1_BASE, GPIO_OUT, GPIO_SEL , GPIO_OUT_1}, \
628{GPIO1_BASE, GPIO_OUT, GPIO_SEL , GPIO_OUT_1}, \
629{GPIO1_BASE, GPIO_OUT, GPIO_ALT3, GPIO_OUT_1}, \
630{GPIO1_BASE, GPIO_IN , GPIO_ALT3, GPIO_OUT_0}, \
631{GPIO1_BASE, GPIO_IN , GPIO_ALT3, GPIO_OUT_0}, \
632{GPIO1_BASE, GPIO_BI , GPIO_ALT2, GPIO_OUT_0}, \
633{GPIO1_BASE, GPIO_OUT, GPIO_ALT2, GPIO_OUT_1}, \
634{GPIO1_BASE, GPIO_IN , GPIO_ALT2, GPIO_OUT_0}, \
635{GPIO1_BASE, GPIO_IN , GPIO_ALT1, GPIO_OUT_0}, \
636{GPIO1_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, \
637{GPIO1_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, \
638{GPIO1_BASE, GPIO_OUT, GPIO43_USE, GPIO_OUT_0}, \
639{GPIO1_BASE, GPIO_IN , GPIO_ALT3, GPIO_OUT_0}, \
640{GPIO1_BASE, GPIO_IN , GPIO_ALT3, GPIO_OUT_0}, \
641{GPIO1_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, \
642{GPIO1_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, \
643{GPIO1_BASE, GPIO_OUT, GPIO_ALT1, GPIO_OUT_0}, \
644{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
645{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
646{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
647{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
648{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
649{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
650{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
651{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
652{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
653{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
654{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
655{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
656{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
657{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
658{GPIO1_BASE, GPIO_IN , GPIO_SEL , GPIO_OUT_0}, \
659} \
660}
661#endif
662
663#endif
664