1/* SPDX-License-Identifier: GPL-2.0+ */ 2/* 3 * (C) Copyright 2006-2010 4 * Texas Instruments, <www.ti.com> 5 * 6 * Aneesh V <aneesh@ti.com> 7 */ 8 9#ifndef _CPU_H 10#define _CPU_H 11 12#if !(defined(__KERNEL_STRICT_NAMES) || defined(__ASSEMBLY__)) 13#include <asm/types.h> 14#endif /* !(__KERNEL_STRICT_NAMES || __ASSEMBLY__) */ 15 16#include <asm/arch/hardware.h> 17 18#ifndef __KERNEL_STRICT_NAMES 19#ifndef __ASSEMBLY__ 20#include <asm/ti-common/omap_wdt.h> 21 22struct gptimer { 23 u32 tidr; /* 0x00 r */ 24 u8 res1[0xc]; 25 u32 tiocp_cfg; /* 0x10 rw */ 26 u8 res2[0x10]; 27 u32 tisr_raw; /* 0x24 r */ 28 u32 tisr; /* 0x28 rw */ 29 u32 tier; /* 0x2c rw */ 30 u32 ticr; /* 0x30 rw */ 31 u32 twer; /* 0x34 rw */ 32 u32 tclr; /* 0x38 rw */ 33 u32 tcrr; /* 0x3c rw */ 34 u32 tldr; /* 0x40 rw */ 35 u32 ttgr; /* 0x44 rw */ 36 u32 twpc; /* 0x48 r */ 37 u32 tmar; /* 0x4c rw */ 38 u32 tcar1; /* 0x50 r */ 39 u32 tcicr; /* 0x54 rw */ 40 u32 tcar2; /* 0x58 r */ 41}; 42#endif /* __ASSEMBLY__ */ 43#endif /* __KERNEL_STRICT_NAMES */ 44 45/* enable sys_clk NO-prescale /1 */ 46#define GPT_EN ((0x0 << 2) | (0x1 << 1) | (0x1 << 0)) 47 48#define WDT_BASE (OMAP54XX_L4_WKUP_BASE + 0x14000) 49/* Watchdog */ 50#ifndef __KERNEL_STRICT_NAMES 51#ifndef __ASSEMBLY__ 52struct watchdog { 53 u8 res1[0x34]; 54 u32 wwps; /* 0x34 r */ 55 u8 res2[0x10]; 56 u32 wspr; /* 0x48 rw */ 57}; 58#endif /* __ASSEMBLY__ */ 59#endif /* __KERNEL_STRICT_NAMES */ 60 61#define WD_UNLOCK1 0xAAAA 62#define WD_UNLOCK2 0x5555 63 64#define TCLR_ST (0x1 << 0) 65#define TCLR_AR (0x1 << 1) 66#define TCLR_PRE (0x1 << 5) 67 68/* I2C base */ 69#define I2C_BASE1 (OMAP54XX_L4_PER_BASE + 0x70000) 70#define I2C_BASE2 (OMAP54XX_L4_PER_BASE + 0x72000) 71#define I2C_BASE3 (OMAP54XX_L4_PER_BASE + 0x60000) 72#define I2C_BASE4 (OMAP54XX_L4_PER_BASE + 0x7A000) 73#define I2C_BASE5 (OMAP54XX_L4_PER_BASE + 0x7C000) 74 75/* MUSB base */ 76#define MUSB_BASE (OMAP54XX_L4_CORE_BASE + 0xAB000) 77 78/* OMAP4 GPIO registers */ 79#define OMAP_GPIO_REVISION 0x0000 80#define OMAP_GPIO_SYSCONFIG 0x0010 81#define OMAP_GPIO_SYSSTATUS 0x0114 82#define OMAP_GPIO_IRQSTATUS1 0x0118 83#define OMAP_GPIO_IRQSTATUS2 0x0128 84#define OMAP_GPIO_IRQENABLE2 0x012c 85#define OMAP_GPIO_IRQENABLE1 0x011c 86#define OMAP_GPIO_WAKE_EN 0x0120 87#define OMAP_GPIO_CTRL 0x0130 88#define OMAP_GPIO_OE 0x0134 89#define OMAP_GPIO_DATAIN 0x0138 90#define OMAP_GPIO_DATAOUT 0x013c 91#define OMAP_GPIO_LEVELDETECT0 0x0140 92#define OMAP_GPIO_LEVELDETECT1 0x0144 93#define OMAP_GPIO_RISINGDETECT 0x0148 94#define OMAP_GPIO_FALLINGDETECT 0x014c 95#define OMAP_GPIO_DEBOUNCE_EN 0x0150 96#define OMAP_GPIO_DEBOUNCE_VAL 0x0154 97#define OMAP_GPIO_CLEARIRQENABLE1 0x0160 98#define OMAP_GPIO_SETIRQENABLE1 0x0164 99#define OMAP_GPIO_CLEARWKUENA 0x0180 100#define OMAP_GPIO_SETWKUENA 0x0184 101#define OMAP_GPIO_CLEARDATAOUT 0x0190 102#define OMAP_GPIO_SETDATAOUT 0x0194 103 104/* 105 * PRCM 106 */ 107 108/* PRM */ 109#define PRM_BASE 0x4AE06000 110#define PRM_DEVICE_BASE (PRM_BASE + 0x1B00) 111 112#define PRM_RSTCTRL PRM_DEVICE_BASE 113#define PRM_RSTCTRL_RESET 0x01 114#define PRM_RSTST (PRM_DEVICE_BASE + 0x4) 115#define PRM_RSTST_WARM_RESET_MASK 0x7FEA 116 117/* DRA7XX CPSW Config space */ 118#define CPSW_BASE 0x48484000 119#define CPSW_MDIO_BASE 0x48485000 120 121/* gmii_sel register defines */ 122#define GMII1_SEL_MII 0x0 123#define GMII1_SEL_RMII 0x1 124#define GMII1_SEL_RGMII 0x2 125#define GMII2_SEL_MII (GMII1_SEL_MII << 4) 126#define GMII2_SEL_RMII (GMII1_SEL_RMII << 4) 127#define GMII2_SEL_RGMII (GMII1_SEL_RGMII << 4) 128 129#define MII_MODE_ENABLE (GMII1_SEL_MII | GMII2_SEL_MII) 130#define RMII_MODE_ENABLE (GMII1_SEL_RMII | GMII2_SEL_RMII) 131#define RGMII_MODE_ENABLE (GMII1_SEL_RGMII | GMII2_SEL_RGMII) 132 133#endif /* _CPU_H */ 134