1/* SPDX-License-Identifier: GPL-2.0+ */ 2/* 3 * Copyright 2020 NXP 4 */ 5 6#ifndef _IMX8ULP_REGS_H_ 7#define _IMX8ULP_REGS_H_ 8#define ARCH_MXC 9 10#include <linux/bitops.h> 11#include <linux/sizes.h> 12 13#define PBRIDGE0_BASE 0x28000000 14 15#define CMC0_RBASE 0x28025000 16 17#define MU0_B_BASE_ADDR 0x29220000 18#define CMC1_BASE_ADDR 0x29240000 19 20#define SIM1_BASE_ADDR 0x29290000 21 22#define WDG3_RBASE 0x292a0000UL 23 24#define SIM_SEC_BASE_ADDR 0x2802B000 25 26#define CGC1_SOSCDIV_ADDR 0x292C0108 27#define CGC1_FRODIV_ADDR 0x292C0208 28 29#define CFG1_PLL2CSR_ADDR 0x292C0500 30#define CFG1_PLL2CFG_ADDR 0x292C0510 31 32#define PCC_XRDC_MGR_ADDR 0x292d00bc 33 34#define PCC1_RBASE 0x28091000 35#define PCC3_RBASE 0x292d0000 36#define PCC4_RBASE 0x29800000 37#define PCC5_RBASE 0x2da70000 38 39#define IOMUXC_BASE_ADDR 0x298c0000 40 41#define LPUART4_RBASE 0x29390000 42#define LPUART5_RBASE 0x293a0000 43#define LPUART6_RBASE 0x29860000 44#define LPUART7_RBASE 0x29870000 45 46#define LPUART_BASE LPUART5_RBASE 47 48#define FSB_BASE_ADDR 0x27010000 49 50#define USBOTG0_RBASE 0x29900000 51#define USB_PHY0_BASE_ADDR 0x29910000 52#define USBOTG1_RBASE 0x29920000 53#define USB_PHY1_BASE_ADDR 0x29930000 54#define USB_BASE_ADDR USBOTG0_RBASE 55 56#define DDR_CTL_BASE_ADDR 0x2E060000 57#define DDR_PI_BASE_ADDR 0x2E062000 58#define DDR_PHY_BASE_ADDR 0x2E064000 59#define AVD_SIM_BASE_ADDR 0x2DA50000 60#define AVD_SIM_LPDDR_CTRL (AVD_SIM_BASE_ADDR + 0x14) 61#define AVD_SIM_LPDDR_CTRL2 (AVD_SIM_BASE_ADDR + 0x18) 62 63#define FEC_QUIRK_ENET_MAC 64 65#if !(defined(__KERNEL_STRICT_NAMES) || defined(__ASSEMBLY__)) 66#include <asm/types.h> 67 68struct mu_type { 69 u32 ver; 70 u32 par; 71 u32 cr; 72 u32 sr; 73 u32 reserved0[60]; 74 u32 fcr; 75 u32 fsr; 76 u32 reserved1[2]; 77 u32 gier; 78 u32 gcr; 79 u32 gsr; 80 u32 reserved2; 81 u32 tcr; 82 u32 tsr; 83 u32 rcr; 84 u32 rsr; 85 u32 reserved3[52]; 86 u32 tr[16]; 87 u32 reserved4[16]; 88 u32 rr[16]; 89 u32 reserved5[14]; 90 u32 mu_attr; 91}; 92 93struct usbphy_regs { 94 u32 usbphy_pwd; /* 0x000 */ 95 u32 usbphy_pwd_set; /* 0x004 */ 96 u32 usbphy_pwd_clr; /* 0x008 */ 97 u32 usbphy_pwd_tog; /* 0x00c */ 98 u32 usbphy_tx; /* 0x010 */ 99 u32 usbphy_tx_set; /* 0x014 */ 100 u32 usbphy_tx_clr; /* 0x018 */ 101 u32 usbphy_tx_tog; /* 0x01c */ 102 u32 usbphy_rx; /* 0x020 */ 103 u32 usbphy_rx_set; /* 0x024 */ 104 u32 usbphy_rx_clr; /* 0x028 */ 105 u32 usbphy_rx_tog; /* 0x02c */ 106 u32 usbphy_ctrl; /* 0x030 */ 107 u32 usbphy_ctrl_set; /* 0x034 */ 108 u32 usbphy_ctrl_clr; /* 0x038 */ 109 u32 usbphy_ctrl_tog; /* 0x03c */ 110 u32 usbphy_status; /* 0x040 */ 111 u32 reserved0[3]; 112 u32 usbphy_debug; /* 0x050 */ 113 u32 usbphy_debug_set; /* 0x054 */ 114 u32 usbphy_debug_clr; /* 0x058 */ 115 u32 usbphy_debug_tog; /* 0x05c */ 116 u32 usbphy_debug0_status; /* 0x060 */ 117 u32 reserved1[3]; 118 u32 usbphy_debug1; /* 0x070 */ 119 u32 usbphy_debug1_set; /* 0x074 */ 120 u32 usbphy_debug1_clr; /* 0x078 */ 121 u32 usbphy_debug1_tog; /* 0x07c */ 122 u32 usbphy_version; /* 0x080 */ 123 u32 reserved2[7]; 124 u32 usb1_pll_480_ctrl; /* 0x0a0 */ 125 u32 usb1_pll_480_ctrl_set; /* 0x0a4 */ 126 u32 usb1_pll_480_ctrl_clr; /* 0x0a8 */ 127 u32 usb1_pll_480_ctrl_tog; /* 0x0ac */ 128 u32 reserved3[4]; 129 u32 usb1_vbus_detect; /* 0xc0 */ 130 u32 usb1_vbus_detect_set; /* 0xc4 */ 131 u32 usb1_vbus_detect_clr; /* 0xc8 */ 132 u32 usb1_vbus_detect_tog; /* 0xcc */ 133 u32 usb1_vbus_det_stat; /* 0xd0 */ 134 u32 reserved4[3]; 135 u32 usb1_chrg_detect; /* 0xe0 */ 136 u32 usb1_chrg_detect_set; /* 0xe4 */ 137 u32 usb1_chrg_detect_clr; /* 0xe8 */ 138 u32 usb1_chrg_detect_tog; /* 0xec */ 139 u32 usb1_chrg_det_stat; /* 0xf0 */ 140 u32 reserved5[3]; 141 u32 usbphy_anactrl; /* 0x100 */ 142 u32 usbphy_anactrl_set; /* 0x104 */ 143 u32 usbphy_anactrl_clr; /* 0x108 */ 144 u32 usbphy_anactrl_tog; /* 0x10c */ 145 u32 usb1_loopback; /* 0x110 */ 146 u32 usb1_loopback_set; /* 0x114 */ 147 u32 usb1_loopback_clr; /* 0x118 */ 148 u32 usb1_loopback_tog; /* 0x11c */ 149 u32 usb1_loopback_hsfscnt; /* 0x120 */ 150 u32 usb1_loopback_hsfscnt_set; /* 0x124 */ 151 u32 usb1_loopback_hsfscnt_clr; /* 0x128 */ 152 u32 usb1_loopback_hsfscnt_tog; /* 0x12c */ 153 u32 usphy_trim_override_en; /* 0x130 */ 154 u32 usphy_trim_override_en_set; /* 0x134 */ 155 u32 usphy_trim_override_en_clr; /* 0x138 */ 156 u32 usphy_trim_override_en_tog; /* 0x13c */ 157 u32 usb1_pfda_ctrl1; /* 0x140 */ 158 u32 usb1_pfda_ctrl1_set; /* 0x144 */ 159 u32 usb1_pfda_ctrl1_clr; /* 0x148 */ 160 u32 usb1_pfda_ctrl1_tog; /* 0x14c */ 161}; 162#endif 163 164#endif 165