1
2
3
4
5
6
7
8
9
10
11
12
13
14#include <serial.h>
15#include <twl4030.h>
16#include <common.h>
17#include <asm/io.h>
18#include <asm/arch/mux.h>
19#include <asm/arch/sys_proto.h>
20#include <asm/gpio.h>
21#include <asm/omap_mmc.h>
22#include <asm/mach-types.h>
23
24DECLARE_GLOBAL_DATA_PTR;
25
26#define TWL4030_I2C_BUS 0
27
28
29
30
31
32int board_init(void)
33{
34 gpmc_init();
35
36 gd->bd->bi_arch_number = MACH_TYPE_OVERO;
37
38 gd->bd->bi_boot_params = (OMAP34XX_SDRC_CS0 + 0x100);
39
40 return 0;
41}
42
43#if defined(CONFIG_MMC)
44int board_mmc_init(bd_t *bis)
45{
46 return omap_mmc_init(0, 0, 0, -1, -1);
47}
48#endif
49
50#if defined(CONFIG_MMC)
51void board_mmc_power_init(void)
52{
53 twl4030_power_mmc_init(0);
54}
55#endif
56
57#if defined(CONFIG_SPL_OS_BOOT)
58int spl_start_uboot(void)
59{
60
61 if (serial_tstc() && serial_getc() == 'c')
62 return 1;
63
64 return 0;
65}
66#endif
67
68#define MUX_OVERO() \
69 \
70 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) \
71 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) \
72 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) \
73 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) \
74 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) \
75 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) \
76 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) \
77 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) \
78 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) \
79 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) \
80 MUX_VAL(CP(SDRC_D10), (IEN | PTD | DIS | M0)) \
81 MUX_VAL(CP(SDRC_D11), (IEN | PTD | DIS | M0)) \
82 MUX_VAL(CP(SDRC_D12), (IEN | PTD | DIS | M0)) \
83 MUX_VAL(CP(SDRC_D13), (IEN | PTD | DIS | M0)) \
84 MUX_VAL(CP(SDRC_D14), (IEN | PTD | DIS | M0)) \
85 MUX_VAL(CP(SDRC_D15), (IEN | PTD | DIS | M0)) \
86 MUX_VAL(CP(SDRC_D16), (IEN | PTD | DIS | M0)) \
87 MUX_VAL(CP(SDRC_D17), (IEN | PTD | DIS | M0)) \
88 MUX_VAL(CP(SDRC_D18), (IEN | PTD | DIS | M0)) \
89 MUX_VAL(CP(SDRC_D19), (IEN | PTD | DIS | M0)) \
90 MUX_VAL(CP(SDRC_D20), (IEN | PTD | DIS | M0)) \
91 MUX_VAL(CP(SDRC_D21), (IEN | PTD | DIS | M0)) \
92 MUX_VAL(CP(SDRC_D22), (IEN | PTD | DIS | M0)) \
93 MUX_VAL(CP(SDRC_D23), (IEN | PTD | DIS | M0)) \
94 MUX_VAL(CP(SDRC_D24), (IEN | PTD | DIS | M0)) \
95 MUX_VAL(CP(SDRC_D25), (IEN | PTD | DIS | M0)) \
96 MUX_VAL(CP(SDRC_D26), (IEN | PTD | DIS | M0)) \
97 MUX_VAL(CP(SDRC_D27), (IEN | PTD | DIS | M0)) \
98 MUX_VAL(CP(SDRC_D28), (IEN | PTD | DIS | M0)) \
99 MUX_VAL(CP(SDRC_D29), (IEN | PTD | DIS | M0)) \
100 MUX_VAL(CP(SDRC_D30), (IEN | PTD | DIS | M0)) \
101 MUX_VAL(CP(SDRC_D31), (IEN | PTD | DIS | M0)) \
102 MUX_VAL(CP(SDRC_CLK), (IEN | PTD | DIS | M0)) \
103 MUX_VAL(CP(SDRC_DQS0), (IEN | PTD | DIS | M0)) \
104 MUX_VAL(CP(SDRC_DQS1), (IEN | PTD | DIS | M0)) \
105 MUX_VAL(CP(SDRC_DQS2), (IEN | PTD | DIS | M0)) \
106 MUX_VAL(CP(SDRC_DQS3), (IEN | PTD | DIS | M0)) \
107 \
108 MUX_VAL(CP(GPMC_A1), (IDIS | PTU | EN | M0)) \
109 MUX_VAL(CP(GPMC_A2), (IDIS | PTU | EN | M0)) \
110 MUX_VAL(CP(GPMC_A3), (IDIS | PTU | EN | M0)) \
111 MUX_VAL(CP(GPMC_A4), (IDIS | PTU | EN | M0)) \
112 MUX_VAL(CP(GPMC_A5), (IDIS | PTU | EN | M0)) \
113 MUX_VAL(CP(GPMC_A6), (IDIS | PTU | EN | M0)) \
114 MUX_VAL(CP(GPMC_A7), (IDIS | PTU | EN | M0)) \
115 MUX_VAL(CP(GPMC_A8), (IDIS | PTU | EN | M0)) \
116 MUX_VAL(CP(GPMC_A9), (IDIS | PTU | EN | M0)) \
117 MUX_VAL(CP(GPMC_A10), (IDIS | PTU | EN | M0)) \
118 MUX_VAL(CP(GPMC_D0), (IEN | PTU | EN | M0)) \
119 MUX_VAL(CP(GPMC_D1), (IEN | PTU | EN | M0)) \
120 MUX_VAL(CP(GPMC_D2), (IEN | PTU | EN | M0)) \
121 MUX_VAL(CP(GPMC_D3), (IEN | PTU | EN | M0)) \
122 MUX_VAL(CP(GPMC_D4), (IEN | PTU | EN | M0)) \
123 MUX_VAL(CP(GPMC_D5), (IEN | PTU | EN | M0)) \
124 MUX_VAL(CP(GPMC_D6), (IEN | PTU | EN | M0)) \
125 MUX_VAL(CP(GPMC_D7), (IEN | PTU | EN | M0)) \
126 MUX_VAL(CP(GPMC_D8), (IEN | PTU | EN | M0)) \
127 MUX_VAL(CP(GPMC_D9), (IEN | PTU | EN | M0)) \
128 MUX_VAL(CP(GPMC_D10), (IEN | PTU | EN | M0)) \
129 MUX_VAL(CP(GPMC_D11), (IEN | PTU | EN | M0)) \
130 MUX_VAL(CP(GPMC_D12), (IEN | PTU | EN | M0)) \
131 MUX_VAL(CP(GPMC_D13), (IEN | PTU | EN | M0)) \
132 MUX_VAL(CP(GPMC_D14), (IEN | PTU | EN | M0)) \
133 MUX_VAL(CP(GPMC_D15), (IEN | PTU | EN | M0)) \
134 MUX_VAL(CP(GPMC_NCS0), (IDIS | PTU | EN | M0)) \
135 MUX_VAL(CP(GPMC_NCS2), (IDIS | PTU | EN | M0)) \
136 MUX_VAL(CP(GPMC_NCS3), (IEN | PTU | EN | M4)) \
137 \
138 MUX_VAL(CP(GPMC_NCS7), (IEN | PTU | EN | M0)) \
139 MUX_VAL(CP(GPMC_NBE1), (IEN | PTD | DIS | M0)) \
140 MUX_VAL(CP(GPMC_CLK), (IEN | PTU | EN | M0)) \
141 MUX_VAL(CP(GPMC_NADV_ALE), (IDIS | PTD | DIS | M0)) \
142 MUX_VAL(CP(GPMC_NOE), (IDIS | PTD | DIS | M0)) \
143 MUX_VAL(CP(GPMC_NWE), (IDIS | PTD | DIS | M0)) \
144 MUX_VAL(CP(GPMC_NBE0_CLE), (IDIS | PTD | DIS | M0)) \
145 MUX_VAL(CP(GPMC_NWP), (IEN | PTD | DIS | M0)) \
146 MUX_VAL(CP(GPMC_WAIT0), (IEN | PTU | EN | M0)) \
147 \
148 MUX_VAL(CP(CAM_HS), (IEN | PTU | DIS | M0)) \
149 MUX_VAL(CP(CAM_VS), (IEN | PTU | DIS | M0)) \
150 MUX_VAL(CP(CAM_XCLKA), (IDIS | PTD | DIS | M0)) \
151 MUX_VAL(CP(CAM_PCLK), (IEN | PTU | DIS | M0)) \
152 MUX_VAL(CP(CAM_D0), (IEN | PTD | DIS | M0)) \
153 MUX_VAL(CP(CAM_D1), (IEN | PTD | DIS | M0)) \
154 MUX_VAL(CP(CAM_D2), (IEN | PTD | DIS | M0)) \
155 MUX_VAL(CP(CAM_D3), (IEN | PTD | DIS | M0)) \
156 MUX_VAL(CP(CAM_D4), (IEN | PTD | DIS | M0)) \
157 MUX_VAL(CP(CAM_D5), (IEN | PTD | DIS | M0)) \
158 MUX_VAL(CP(CAM_D6), (IEN | PTD | DIS | M0)) \
159 MUX_VAL(CP(CAM_D7), (IEN | PTD | DIS | M0)) \
160 MUX_VAL(CP(CAM_D8), (IEN | PTD | DIS | M0)) \
161 MUX_VAL(CP(CAM_D9), (IEN | PTD | DIS | M0)) \
162 MUX_VAL(CP(CAM_D10), (IEN | PTD | DIS | M0)) \
163 MUX_VAL(CP(CAM_D11), (IEN | PTD | DIS | M0)) \
164 MUX_VAL(CP(CSI2_DX0), (IEN | PTD | EN | M4)) \
165 MUX_VAL(CP(CSI2_DY0), (IEN | PTD | EN | M4)) \
166 MUX_VAL(CP(CSI2_DY1), (IEN | PTD | EN | M4)) \
167 \
168 MUX_VAL(CP(MCBSP2_FSX), (IEN | PTD | DIS | M0)) \
169 MUX_VAL(CP(MCBSP2_CLKX), (IEN | PTD | DIS | M0)) \
170 MUX_VAL(CP(MCBSP2_DR), (IEN | PTD | DIS | M0)) \
171 MUX_VAL(CP(MCBSP2_DX), (IDIS | PTD | DIS | M0)) \
172 \
173 MUX_VAL(CP(MMC1_CLK), (IEN | PTU | EN | M0)) \
174 MUX_VAL(CP(MMC1_CMD), (IEN | PTU | EN | M0)) \
175 MUX_VAL(CP(MMC1_DAT0), (IEN | PTU | EN | M0)) \
176 MUX_VAL(CP(MMC1_DAT1), (IEN | PTU | EN | M0)) \
177 MUX_VAL(CP(MMC1_DAT2), (IEN | PTU | EN | M0)) \
178 MUX_VAL(CP(MMC1_DAT3), (IEN | PTU | EN | M0)) \
179 MUX_VAL(CP(MMC1_DAT4), (IEN | PTU | EN | M0)) \
180 MUX_VAL(CP(MMC1_DAT5), (IEN | PTU | EN | M0)) \
181 MUX_VAL(CP(MMC1_DAT6), (IEN | PTU | EN | M0)) \
182 MUX_VAL(CP(MMC1_DAT7), (IEN | PTU | EN | M0)) \
183 \
184 MUX_VAL(CP(MMC2_CLK), (IEN | PTU | EN | M4)) \
185 MUX_VAL(CP(MMC2_CMD), (IEN | PTU | EN | M0)) \
186 MUX_VAL(CP(MMC2_DAT0), (IEN | PTU | EN | M0)) \
187 MUX_VAL(CP(MMC2_DAT1), (IEN | PTU | EN | M0)) \
188 MUX_VAL(CP(MMC2_DAT2), (IEN | PTU | EN | M0)) \
189 MUX_VAL(CP(MMC2_DAT3), (IEN | PTU | EN | M0)) \
190 MUX_VAL(CP(MMC2_DAT4), (IEN | PTU | EN | M1)) \
191 MUX_VAL(CP(MMC2_DAT5), (IEN | PTU | EN | M1)) \
192 MUX_VAL(CP(MMC2_DAT6), (IEN | PTU | EN | M1)) \
193 MUX_VAL(CP(MMC2_DAT7), (IEN | PTU | EN | M4)) \
194 \
195 MUX_VAL(CP(MCBSP3_DX), (IEN | PTD | DIS | M1)) \
196 MUX_VAL(CP(MCBSP3_DR), (IDIS | PTD | DIS | M1)) \
197 MUX_VAL(CP(MCBSP3_CLKX), (IDIS | PTD | DIS | M1)) \
198 MUX_VAL(CP(MCBSP3_FSX), (IEN | PTD | DIS | M1)) \
199 MUX_VAL(CP(UART1_RTS), (IEN | PTU | DIS | M4)) \
200 MUX_VAL(CP(MCBSP4_CLKX), (IEN | PTD | DIS | M0)) \
201 MUX_VAL(CP(MCBSP4_DR), (IEN | PTD | DIS | M0)) \
202 MUX_VAL(CP(MCBSP4_DX), (IEN | PTD | DIS | M0)) \
203 MUX_VAL(CP(MCBSP4_FSX), (IEN | PTD | DIS | M0)) \
204 MUX_VAL(CP(MCBSP1_CLKR), (IEN | PTD | DIS | M0)) \
205 MUX_VAL(CP(MCBSP1_FSR), (IEN | PTD | DIS | M0)) \
206 MUX_VAL(CP(MCBSP1_DX), (IEN | PTD | DIS | M0)) \
207 MUX_VAL(CP(MCBSP1_DR), (IEN | PTD | DIS | M0)) \
208 MUX_VAL(CP(MCBSP_CLKS), (IEN | PTU | DIS | M0)) \
209 MUX_VAL(CP(MCBSP1_FSX), (IEN | PTD | DIS | M0)) \
210 MUX_VAL(CP(MCBSP1_CLKX), (IEN | PTD | DIS | M0)) \
211 \
212 MUX_VAL(CP(UART3_RTS_SD), (IEN | PTU | EN | M4)) \
213 \
214 MUX_VAL(CP(UART3_RX_IRRX), (IEN | PTU | EN | M0)) \
215 MUX_VAL(CP(UART3_TX_IRTX), (IDIS | PTD | DIS | M0)) \
216 MUX_VAL(CP(HSUSB0_CLK), (IEN | PTD | DIS | M0)) \
217 MUX_VAL(CP(HSUSB0_STP), (IDIS | PTU | EN | M0)) \
218 MUX_VAL(CP(HSUSB0_DIR), (IEN | PTD | DIS | M0)) \
219 MUX_VAL(CP(HSUSB0_NXT), (IEN | PTD | DIS | M0)) \
220 MUX_VAL(CP(HSUSB0_DATA0), (IEN | PTD | DIS | M0)) \
221 MUX_VAL(CP(HSUSB0_DATA1), (IEN | PTD | DIS | M0)) \
222 MUX_VAL(CP(HSUSB0_DATA2), (IEN | PTD | DIS | M0)) \
223 MUX_VAL(CP(HSUSB0_DATA3), (IEN | PTD | DIS | M0)) \
224 MUX_VAL(CP(HSUSB0_DATA4), (IEN | PTD | DIS | M0)) \
225 MUX_VAL(CP(HSUSB0_DATA5), (IEN | PTD | DIS | M0)) \
226 MUX_VAL(CP(HSUSB0_DATA6), (IEN | PTD | DIS | M0)) \
227 MUX_VAL(CP(HSUSB0_DATA7), (IEN | PTD | DIS | M0)) \
228 MUX_VAL(CP(I2C1_SCL), (IEN | PTU | EN | M0)) \
229 MUX_VAL(CP(I2C1_SDA), (IEN | PTU | EN | M0)) \
230 MUX_VAL(CP(I2C2_SCL), (IEN | PTU | EN | M4)) \
231 \
232 MUX_VAL(CP(I2C2_SDA), (IEN | PTU | EN | M4)) \
233 \
234 MUX_VAL(CP(I2C3_SCL), (IEN | PTU | EN | M0)) \
235 MUX_VAL(CP(I2C3_SDA), (IEN | PTU | EN | M0)) \
236 MUX_VAL(CP(I2C4_SCL), (IEN | PTU | EN | M0)) \
237 MUX_VAL(CP(I2C4_SDA), (IEN | PTU | EN | M0)) \
238 MUX_VAL(CP(MCSPI1_CS3), (IEN | PTD | DIS | M3)) \
239 MUX_VAL(CP(MCSPI2_CLK), (IEN | PTD | DIS | M3)) \
240 MUX_VAL(CP(MCSPI2_SIMO), (IEN | PTD | DIS | M3)) \
241 MUX_VAL(CP(MCSPI2_SOMI), (IEN | PTD | DIS | M3)) \
242 MUX_VAL(CP(MCSPI2_CS0), (IEN | PTD | DIS | M3)) \
243 MUX_VAL(CP(MCSPI2_CS1), (IEN | PTD | DIS | M3)) \
244 \
245 MUX_VAL(CP(SYS_32K), (IEN | PTD | DIS | M0)) \
246 MUX_VAL(CP(SYS_CLKREQ), (IEN | PTD | DIS | M0)) \
247 MUX_VAL(CP(SYS_NIRQ), (IEN | PTU | EN | M0)) \
248 MUX_VAL(CP(SYS_BOOT0), (IEN | PTD | DIS | M4)) \
249 MUX_VAL(CP(SYS_BOOT1), (IEN | PTD | DIS | M4)) \
250 MUX_VAL(CP(SYS_BOOT2), (IEN | PTD | DIS | M4)) \
251 MUX_VAL(CP(SYS_BOOT3), (IEN | PTD | DIS | M4)) \
252 MUX_VAL(CP(SYS_BOOT4), (IEN | PTD | DIS | M4)) \
253 MUX_VAL(CP(SYS_BOOT5), (IEN | PTD | DIS | M4)) \
254 MUX_VAL(CP(SYS_BOOT6), (IDIS | PTD | DIS | M4)) \
255 MUX_VAL(CP(SYS_OFF_MODE), (IEN | PTD | DIS | M0)) \
256 MUX_VAL(CP(ETK_D1_ES2), (IEN | PTD | EN | M4)) \
257 MUX_VAL(CP(ETK_D2_ES2), (IEN | PTU | EN | M4)) \
258 \
259 MUX_VAL(CP(ETK_D10_ES2), (IDIS | PTD | DIS | M3)) \
260 MUX_VAL(CP(ETK_D11_ES2), (IDIS | PTD | DIS | M3)) \
261 MUX_VAL(CP(ETK_D12_ES2), (IEN | PTD | DIS | M3)) \
262 MUX_VAL(CP(ETK_D13_ES2), (IEN | PTD | DIS | M3)) \
263 MUX_VAL(CP(ETK_D14_ES2), (IEN | PTD | DIS | M3)) \
264 MUX_VAL(CP(ETK_D15_ES2), (IEN | PTD | DIS | M3)) \
265 \
266 MUX_VAL(CP(D2D_MCAD1), (IEN | PTD | EN | M0)) \
267 MUX_VAL(CP(D2D_MCAD2), (IEN | PTD | EN | M0)) \
268 MUX_VAL(CP(D2D_MCAD3), (IEN | PTD | EN | M0)) \
269 MUX_VAL(CP(D2D_MCAD4), (IEN | PTD | EN | M0)) \
270 MUX_VAL(CP(D2D_MCAD5), (IEN | PTD | EN | M0)) \
271 MUX_VAL(CP(D2D_MCAD6), (IEN | PTD | EN | M0)) \
272 MUX_VAL(CP(D2D_MCAD7), (IEN | PTD | EN | M0)) \
273 MUX_VAL(CP(D2D_MCAD8), (IEN | PTD | EN | M0)) \
274 MUX_VAL(CP(D2D_MCAD9), (IEN | PTD | EN | M0)) \
275 MUX_VAL(CP(D2D_MCAD10), (IEN | PTD | EN | M0)) \
276 MUX_VAL(CP(D2D_MCAD11), (IEN | PTD | EN | M0)) \
277 MUX_VAL(CP(D2D_MCAD12), (IEN | PTD | EN | M0)) \
278 MUX_VAL(CP(D2D_MCAD13), (IEN | PTD | EN | M0)) \
279 MUX_VAL(CP(D2D_MCAD14), (IEN | PTD | EN | M0)) \
280 MUX_VAL(CP(D2D_MCAD15), (IEN | PTD | EN | M0)) \
281 MUX_VAL(CP(D2D_MCAD16), (IEN | PTD | EN | M0)) \
282 MUX_VAL(CP(D2D_MCAD17), (IEN | PTD | EN | M0)) \
283 MUX_VAL(CP(D2D_MCAD18), (IEN | PTD | EN | M0)) \
284 MUX_VAL(CP(D2D_MCAD19), (IEN | PTD | EN | M0)) \
285 MUX_VAL(CP(D2D_MCAD20), (IEN | PTD | EN | M0)) \
286 MUX_VAL(CP(D2D_MCAD21), (IEN | PTD | EN | M0)) \
287 MUX_VAL(CP(D2D_MCAD22), (IEN | PTD | EN | M0)) \
288 MUX_VAL(CP(D2D_MCAD23), (IEN | PTD | EN | M0)) \
289 MUX_VAL(CP(D2D_MCAD24), (IEN | PTD | EN | M0)) \
290 MUX_VAL(CP(D2D_MCAD25), (IEN | PTD | EN | M0)) \
291 MUX_VAL(CP(D2D_MCAD26), (IEN | PTD | EN | M0)) \
292 MUX_VAL(CP(D2D_MCAD27), (IEN | PTD | EN | M0)) \
293 MUX_VAL(CP(D2D_MCAD28), (IEN | PTD | EN | M0)) \
294 MUX_VAL(CP(D2D_MCAD29), (IEN | PTD | EN | M0)) \
295 MUX_VAL(CP(D2D_MCAD30), (IEN | PTD | EN | M0)) \
296 MUX_VAL(CP(D2D_MCAD31), (IEN | PTD | EN | M0)) \
297 MUX_VAL(CP(D2D_MCAD32), (IEN | PTD | EN | M0)) \
298 MUX_VAL(CP(D2D_MCAD33), (IEN | PTD | EN | M0)) \
299 MUX_VAL(CP(D2D_MCAD34), (IEN | PTD | EN | M0)) \
300 MUX_VAL(CP(D2D_MCAD35), (IEN | PTD | EN | M0)) \
301 MUX_VAL(CP(D2D_MCAD36), (IEN | PTD | EN | M0)) \
302 MUX_VAL(CP(D2D_CLK26MI), (IEN | PTD | DIS | M0)) \
303 MUX_VAL(CP(D2D_NRESPWRON), (IEN | PTD | EN | M0)) \
304 MUX_VAL(CP(D2D_NRESWARM), (IEN | PTU | EN | M0)) \
305 MUX_VAL(CP(D2D_ARM9NIRQ), (IEN | PTD | DIS | M0)) \
306 MUX_VAL(CP(D2D_UMA2P6FIQ), (IEN | PTD | DIS | M0)) \
307 MUX_VAL(CP(D2D_SPINT), (IEN | PTD | EN | M0)) \
308 MUX_VAL(CP(D2D_FRINT), (IEN | PTD | EN | M0)) \
309 MUX_VAL(CP(D2D_DMAREQ0), (IEN | PTD | DIS | M0)) \
310 MUX_VAL(CP(D2D_DMAREQ1), (IEN | PTD | DIS | M0)) \
311 MUX_VAL(CP(D2D_DMAREQ2), (IEN | PTD | DIS | M0)) \
312 MUX_VAL(CP(D2D_DMAREQ3), (IEN | PTD | DIS | M0)) \
313 MUX_VAL(CP(D2D_N3GTRST), (IEN | PTD | DIS | M0)) \
314 MUX_VAL(CP(D2D_N3GTDI), (IEN | PTD | DIS | M0)) \
315 MUX_VAL(CP(D2D_N3GTDO), (IEN | PTD | DIS | M0)) \
316 MUX_VAL(CP(D2D_N3GTMS), (IEN | PTD | DIS | M0)) \
317 MUX_VAL(CP(D2D_N3GTCK), (IEN | PTD | DIS | M0)) \
318 MUX_VAL(CP(D2D_N3GRTCK), (IEN | PTD | DIS | M0)) \
319 MUX_VAL(CP(D2D_MSTDBY), (IEN | PTU | EN | M0)) \
320 MUX_VAL(CP(D2D_SWAKEUP), (IEN | PTD | EN | M0)) \
321 MUX_VAL(CP(D2D_IDLEREQ), (IEN | PTD | DIS | M0)) \
322 MUX_VAL(CP(D2D_IDLEACK), (IEN | PTU | EN | M0)) \
323 MUX_VAL(CP(D2D_MWRITE), (IEN | PTD | DIS | M0)) \
324 MUX_VAL(CP(D2D_SWRITE), (IEN | PTD | DIS | M0)) \
325 MUX_VAL(CP(D2D_MREAD), (IEN | PTD | DIS | M0)) \
326 MUX_VAL(CP(D2D_SREAD), (IEN | PTD | DIS | M0)) \
327 MUX_VAL(CP(D2D_MBUSFLAG), (IEN | PTD | DIS | M0)) \
328 MUX_VAL(CP(D2D_SBUSFLAG), (IEN | PTD | DIS | M0)) \
329 MUX_VAL(CP(SDRC_CKE0), (IDIS | PTU | EN | M0)) \
330 MUX_VAL(CP(SDRC_CKE1), (IDIS | PTU | EN | M0))
331
332
333
334
335
336int get_board_revision(void)
337{
338 int revision;
339
340 if (!gpio_request(112, "") &&
341 !gpio_request(113, "") &&
342 !gpio_request(115, "")) {
343
344 gpio_direction_input(112);
345 gpio_direction_input(113);
346 gpio_direction_input(115);
347
348 revision = gpio_get_value(115) << 2 |
349 gpio_get_value(113) << 1 |
350 gpio_get_value(112);
351 } else {
352 puts("Error: unable to acquire board revision GPIOs\n");
353 revision = -1;
354 }
355
356 return revision;
357}
358
359
360
361
362
363
364
365void set_muxconf_regs(void)
366{
367 MUX_OVERO();
368}
369