1/* SPDX-License-Identifier: GPL-2.0+ */ 2/* 3 * Copyright 2018 NXP 4 */ 5 6#ifndef __DT_BINDINGS_CLOCK_IMX8QXP_H 7#define __DT_BINDINGS_CLOCK_IMX8QXP_H 8 9#define IMX8QXP_CLK_DUMMY 0 10 11#define IMX8QXP_UART0_IPG_CLK 1 12#define IMX8QXP_UART0_DIV 2 13#define IMX8QXP_UART0_CLK 3 14 15#define IMX8QXP_IPG_DMA_CLK_ROOT 4 16 17/* GPU Clocks. */ 18#define IMX8QXP_GPU0_CORE_DIV 5 19#define IMX8QXP_GPU0_CORE_CLK 6 20#define IMX8QXP_GPU0_SHADER_DIV 7 21#define IMX8QXP_GPU0_SHADER_CLK 8 22 23#define IMX8QXP_24MHZ 9 24#define IMX8QXP_GPT_3M 10 25#define IMX8QXP_32KHZ 11 26 27/* LSIO SS */ 28#define IMX8QXP_LSIO_MEM_CLK 12 29#define IMX8QXP_LSIO_BUS_CLK 13 30#define IMX8QXP_LSIO_PWM0_DIV 14 31#define IMX8QXP_LSIO_PWM0_IPG_S_CLK 15 32#define IMX8QXP_LSIO_PWM0_IPG_SLV_CLK 16 33#define IMX8QXP_LSIO_PWM0_IPG_MSTR_CLK 17 34#define IMX8QXP_LSIO_PWM0_HF_CLK 18 35#define IMX8QXP_LSIO_PWM0_CLK 19 36#define IMX8QXP_LSIO_PWM1_DIV 20 37#define IMX8QXP_LSIO_PWM1_IPG_S_CLK 21 38#define IMX8QXP_LSIO_PWM1_IPG_SLV_CLK 22 39#define IMX8QXP_LSIO_PWM1_IPG_MSTR_CLK 23 40#define IMX8QXP_LSIO_PWM1_HF_CLK 24 41#define IMX8QXP_LSIO_PWM1_CLK 25 42#define IMX8QXP_LSIO_PWM2_DIV 26 43#define IMX8QXP_LSIO_PWM2_IPG_S_CLK 27 44#define IMX8QXP_LSIO_PWM2_IPG_SLV_CLK 28 45#define IMX8QXP_LSIO_PWM2_IPG_MSTR_CLK 29 46#define IMX8QXP_LSIO_PWM2_HF_CLK 30 47#define IMX8QXP_LSIO_PWM2_CLK 31 48#define IMX8QXP_LSIO_PWM3_DIV 32 49#define IMX8QXP_LSIO_PWM3_IPG_S_CLK 33 50#define IMX8QXP_LSIO_PWM3_IPG_SLV_CLK 34 51#define IMX8QXP_LSIO_PWM3_IPG_MSTR_CLK 35 52#define IMX8QXP_LSIO_PWM3_HF_CLK 36 53#define IMX8QXP_LSIO_PWM3_CLK 37 54#define IMX8QXP_LSIO_PWM4_DIV 38 55#define IMX8QXP_LSIO_PWM4_IPG_S_CLK 39 56#define IMX8QXP_LSIO_PWM4_IPG_SLV_CLK 40 57#define IMX8QXP_LSIO_PWM4_IPG_MSTR_CLK 42 58#define IMX8QXP_LSIO_PWM4_HF_CLK 43 59#define IMX8QXP_LSIO_PWM4_CLK 44 60#define IMX8QXP_LSIO_PWM5_DIV 45 61#define IMX8QXP_LSIO_PWM5_IPG_S_CLK 46 62#define IMX8QXP_LSIO_PWM5_IPG_SLV_CLK 47 63#define IMX8QXP_LSIO_PWM5_IPG_MSTR_CLK 48 64#define IMX8QXP_LSIO_PWM5_HF_CLK 49 65#define IMX8QXP_LSIO_PWM5_CLK 50 66#define IMX8QXP_LSIO_PWM6_DIV 51 67#define IMX8QXP_LSIO_PWM6_IPG_S_CLK 52 68#define IMX8QXP_LSIO_PWM6_IPG_SLV_CLK 53 69#define IMX8QXP_LSIO_PWM6_IPG_MSTR_CLK 54 70#define IMX8QXP_LSIO_PWM6_HF_CLK 55 71#define IMX8QXP_LSIO_PWM6_CLK 56 72#define IMX8QXP_LSIO_PWM7_DIV 57 73#define IMX8QXP_LSIO_PWM7_IPG_S_CLK 58 74#define IMX8QXP_LSIO_PWM7_IPG_SLV_CLK 59 75#define IMX8QXP_LSIO_PWM7_IPG_MSTR_CLK 60 76#define IMX8QXP_LSIO_PWM7_HF_CLK 61 77#define IMX8QXP_LSIO_PWM7_CLK 62 78#define IMX8QXP_LSIO_GPT0_DIV 63 79#define IMX8QXP_LSIO_GPT0_IPG_S_CLK 64 80#define IMX8QXP_LSIO_GPT0_IPG_SLV_CLK 65 81#define IMX8QXP_LSIO_GPT0_IPG_MSTR_CLK 66 82#define IMX8QXP_LSIO_GPT0_HF_CLK 67 83#define IMX8QXP_LSIO_GPT0_CLK 68 84#define IMX8QXP_LSIO_GPT1_DIV 69 85#define IMX8QXP_LSIO_GPT1_IPG_S_CLK 70 86#define IMX8QXP_LSIO_GPT1_IPG_SLV_CLK 71 87#define IMX8QXP_LSIO_GPT1_IPG_MSTR_CLK 72 88#define IMX8QXP_LSIO_GPT1_HF_CLK 73 89#define IMX8QXP_LSIO_GPT1_CLK 74 90#define IMX8QXP_LSIO_GPT2_DIV 75 91#define IMX8QXP_LSIO_GPT2_IPG_S_CLK 76 92#define IMX8QXP_LSIO_GPT2_IPG_SLV_CLK 77 93#define IMX8QXP_LSIO_GPT2_IPG_MSTR_CLK 78 94#define IMX8QXP_LSIO_GPT2_HF_CLK 79 95#define IMX8QXP_LSIO_GPT2_CLK 80 96#define IMX8QXP_LSIO_GPT3_DIV 81 97#define IMX8QXP_LSIO_GPT3_IPG_S_CLK 82 98#define IMX8QXP_LSIO_GPT3_IPG_SLV_CLK 83 99#define IMX8QXP_LSIO_GPT3_IPG_MSTR_CLK 84 100#define IMX8QXP_LSIO_GPT3_HF_CLK 85 101#define IMX8QXP_LSIO_GPT3_CLK 86 102#define IMX8QXP_LSIO_GPT4_DIV 87 103#define IMX8QXP_LSIO_GPT4_IPG_S_CLK 88 104#define IMX8QXP_LSIO_GPT4_IPG_SLV_CLK 89 105#define IMX8QXP_LSIO_GPT4_IPG_MSTR_CLK 90 106#define IMX8QXP_LSIO_GPT4_HF_CLK 91 107#define IMX8QXP_LSIO_GPT4_CLK 92 108#define IMX8QXP_LSIO_FSPI0_DIV 93 109#define IMX8QXP_LSIO_FSPI0_HCLK 94 110#define IMX8QXP_LSIO_FSPI0_IPG_S_CLK 95 111#define IMX8QXP_LSIO_FSPI0_IPG_CLK 96 112#define IMX8QXP_LSIO_FSPI0_CLK 97 113#define IMX8QXP_LSIO_FSPI1_DIV 98 114#define IMX8QXP_LSIO_FSPI1_HCLK 99 115#define IMX8QXP_LSIO_FSPI1_IPG_S_CLK 100 116#define IMX8QXP_LSIO_FSPI1_IPG_CLK 101 117#define IMX8QXP_LSIO_FSPI1_CLK 102 118#define IMX8QXP_LSIO_GPIO0_IPG_S_CLK 103 119#define IMX8QXP_LSIO_GPIO1_IPG_S_CLK 104 120#define IMX8QXP_LSIO_GPIO2_IPG_S_CLK 105 121#define IMX8QXP_LSIO_GPIO3_IPG_S_CLK 106 122#define IMX8QXP_LSIO_GPIO4_IPG_S_CLK 107 123#define IMX8QXP_LSIO_GPIO5_IPG_S_CLK 108 124#define IMX8QXP_LSIO_GPIO6_IPG_S_CLK 109 125#define IMX8QXP_LSIO_GPIO7_IPG_S_CLK 110 126#define IMX8QXP_LSIO_ROMCP_REG_CLK 111 127#define IMX8QXP_LSIO_ROMCP_CLK 112 128#define IMX8QXP_LSIO_96KROM_CLK 113 129#define IMX8QXP_LSIO_OCRAM_MEM_CLK 114 130#define IMX8QXP_LSIO_OCRAM_CTRL_CLK 115 131 132/* ADMA SS */ 133#define IMX8QXP_UART1_IPG_CLK 116 134#define IMX8QXP_UART2_IPG_CLK 117 135#define IMX8QXP_UART3_IPG_CLK 118 136#define IMX8QXP_UART1_DIV 119 137#define IMX8QXP_UART2_DIV 120 138#define IMX8QXP_UART3_DIV 121 139#define IMX8QXP_UART1_CLK 122 140#define IMX8QXP_UART2_CLK 123 141#define IMX8QXP_UART3_CLK 124 142#define IMX8QXP_SPI0_IPG_CLK 125 143#define IMX8QXP_SPI1_IPG_CLK 126 144#define IMX8QXP_SPI2_IPG_CLK 127 145#define IMX8QXP_SPI3_IPG_CLK 128 146#define IMX8QXP_SPI0_DIV 129 147#define IMX8QXP_SPI1_DIV 130 148#define IMX8QXP_SPI2_DIV 131 149#define IMX8QXP_SPI3_DIV 132 150#define IMX8QXP_SPI0_CLK 133 151#define IMX8QXP_SPI1_CLK 134 152#define IMX8QXP_SPI2_CLK 135 153#define IMX8QXP_SPI3_CLK 136 154#define IMX8QXP_CAN0_IPG_CHI_CLK 137 155#define IMX8QXP_CAN1_IPG_CHI_CLK 138 156#define IMX8QXP_CAN2_IPG_CHI_CLK 139 157#define IMX8QXP_CAN0_IPG_CLK 140 158#define IMX8QXP_CAN1_IPG_CLK 141 159#define IMX8QXP_CAN2_IPG_CLK 142 160#define IMX8QXP_CAN0_DIV 143 161#define IMX8QXP_CAN1_DIV 144 162#define IMX8QXP_CAN2_DIV 145 163#define IMX8QXP_CAN0_CLK 146 164#define IMX8QXP_CAN1_CLK 147 165#define IMX8QXP_CAN2_CLK 148 166#define IMX8QXP_I2C0_IPG_CLK 149 167#define IMX8QXP_I2C1_IPG_CLK 150 168#define IMX8QXP_I2C2_IPG_CLK 151 169#define IMX8QXP_I2C3_IPG_CLK 152 170#define IMX8QXP_I2C0_DIV 153 171#define IMX8QXP_I2C1_DIV 154 172#define IMX8QXP_I2C2_DIV 155 173#define IMX8QXP_I2C3_DIV 156 174#define IMX8QXP_I2C0_CLK 157 175#define IMX8QXP_I2C1_CLK 158 176#define IMX8QXP_I2C2_CLK 159 177#define IMX8QXP_I2C3_CLK 160 178#define IMX8QXP_FTM0_IPG_CLK 161 179#define IMX8QXP_FTM1_IPG_CLK 162 180#define IMX8QXP_FTM0_DIV 163 181#define IMX8QXP_FTM1_DIV 164 182#define IMX8QXP_FTM0_CLK 165 183#define IMX8QXP_FTM1_CLK 166 184#define IMX8QXP_ADC0_IPG_CLK 167 185#define IMX8QXP_ADC0_DIV 168 186#define IMX8QXP_ADC0_CLK 169 187#define IMX8QXP_PWM_IPG_CLK 170 188#define IMX8QXP_PWM_DIV 171 189#define IMX8QXP_PWM_CLK 172 190#define IMX8QXP_LCD_IPG_CLK 173 191#define IMX8QXP_LCD_DIV 174 192#define IMX8QXP_LCD_CLK 175 193 194/* Connectivity SS */ 195#define IMX8QXP_AXI_CONN_CLK_ROOT 176 196#define IMX8QXP_AHB_CONN_CLK_ROOT 177 197#define IMX8QXP_IPG_CONN_CLK_ROOT 178 198#define IMX8QXP_SDHC0_IPG_CLK 179 199#define IMX8QXP_SDHC1_IPG_CLK 180 200#define IMX8QXP_SDHC2_IPG_CLK 181 201#define IMX8QXP_SDHC0_DIV 182 202#define IMX8QXP_SDHC1_DIV 183 203#define IMX8QXP_SDHC2_DIV 184 204#define IMX8QXP_SDHC0_CLK 185 205#define IMX8QXP_SDHC1_CLK 186 206#define IMX8QXP_SDHC2_CLK 187 207#define IMX8QXP_ENET0_ROOT_DIV 188 208#define IMX8QXP_ENET0_REF_DIV 189 209#define IMX8QXP_ENET1_REF_DIV 190 210#define IMX8QXP_ENET0_BYPASS_DIV 191 211#define IMX8QXP_ENET0_RGMII_DIV 192 212#define IMX8QXP_ENET1_ROOT_DIV 193 213#define IMX8QXP_ENET1_BYPASS_DIV 194 214#define IMX8QXP_ENET1_RGMII_DIV 195 215#define IMX8QXP_ENET0_AHB_CLK 196 216#define IMX8QXP_ENET0_IPG_S_CLK 197 217#define IMX8QXP_ENET0_IPG_CLK 198 218#define IMX8QXP_ENET1_AHB_CLK 199 219#define IMX8QXP_ENET1_IPG_S_CLK 200 220#define IMX8QXP_ENET1_IPG_CLK 201 221#define IMX8QXP_ENET0_ROOT_CLK 202 222#define IMX8QXP_ENET1_ROOT_CLK 203 223#define IMX8QXP_ENET0_TX_CLK 204 224#define IMX8QXP_ENET1_TX_CLK 205 225#define IMX8QXP_ENET0_PTP_CLK 206 226#define IMX8QXP_ENET1_PTP_CLK 207 227#define IMX8QXP_ENET0_REF_25MHZ_125MHZ_SEL 208 228#define IMX8QXP_ENET1_REF_25MHZ_125MHZ_SEL 209 229#define IMX8QXP_ENET0_RMII_TX_SEL 210 230#define IMX8QXP_ENET1_RMII_TX_SEL 211 231#define IMX8QXP_ENET0_RGMII_TX_CLK 212 232#define IMX8QXP_ENET1_RGMII_TX_CLK 213 233#define IMX8QXP_ENET0_RMII_RX_CLK 214 234#define IMX8QXP_ENET1_RMII_RX_CLK 215 235#define IMX8QXP_ENET0_REF_25MHZ_125MHZ_CLK 216 236#define IMX8QXP_ENET1_REF_25MHZ_125MHZ_CLK 217 237#define IMX8QXP_ENET0_REF_50MHZ_CLK 218 238#define IMX8QXP_ENET1_REF_50MHZ_CLK 219 239#define IMX8QXP_GPMI_BCH_IO_DIV 220 240#define IMX8QXP_GPMI_BCH_DIV 221 241#define IMX8QXP_GPMI_APB_CLK 222 242#define IMX8QXP_GPMI_APB_BCH_CLK 223 243#define IMX8QXP_GPMI_BCH_IO_CLK 224 244#define IMX8QXP_GPMI_BCH_CLK 225 245#define IMX8QXP_APBHDMA_CLK 226 246#define IMX8QXP_USB3_ACLK_DIV 227 247#define IMX8QXP_USB3_BUS_DIV 228 248#define IMX8QXP_USB3_LPM_DIV 229 249#define IMX8QXP_USB3_IPG_CLK 230 250#define IMX8QXP_USB3_CORE_PCLK 231 251#define IMX8QXP_USB3_PHY_CLK 232 252#define IMX8QXP_USB3_ACLK 233 253#define IMX8QXP_USB3_BUS_CLK 234 254#define IMX8QXP_USB3_LPM_CLK 235 255#define IMX8QXP_USB2_OH_AHB_CLK 236 256#define IMX8QXP_USB2_OH_IPG_S_CLK 237 257#define IMX8QXP_USB2_OH_IPG_S_PL301_CLK 238 258#define IMX8QXP_USB2_PHY_IPG_CLK 239 259#define IMX8QXP_EDMA_CLK 240 260#define IMX8QXP_EDMA_IPG_CLK 241 261#define IMX8QXP_MLB_HCLK 242 262#define IMX8QXP_MLB_CLK 243 263#define IMX8QXP_MLB_IPG_CLK 244 264 265/* Display controller SS */ 266/* DC part1 */ 267#define IMX8QXP_DC_AXI_EXT_CLK 245 268#define IMX8QXP_DC_AXI_INT_CLK 246 269#define IMX8QXP_DC_CFG_CLK 247 270#define IMX8QXP_DC0_DISP0_CLK 248 271#define IMX8QXP_DC0_DISP1_CLK 249 272#define IMX8QXP_DC0_PRG0_RTRAM_CLK 250 273#define IMX8QXP_DC0_PRG0_APB_CLK 251 274#define IMX8QXP_DC0_PRG1_RTRAM_CLK 252 275#define IMX8QXP_DC0_PRG1_APB_CLK 253 276#define IMX8QXP_DC0_PRG2_RTRAM_CLK 254 277#define IMX8QXP_DC0_PRG2_APB_CLK 255 278#define IMX8QXP_DC0_PRG3_RTRAM_CLK 256 279#define IMX8QXP_DC0_PRG3_APB_CLK 257 280#define IMX8QXP_DC0_PRG4_RTRAM_CLK 258 281#define IMX8QXP_DC0_PRG4_APB_CLK 259 282#define IMX8QXP_DC0_PRG5_RTRAM_CLK 260 283#define IMX8QXP_DC0_PRG5_APB_CLK 261 284#define IMX8QXP_DC0_PRG6_RTRAM_CLK 262 285#define IMX8QXP_DC0_PRG6_APB_CLK 263 286#define IMX8QXP_DC0_PRG7_RTRAM_CLK 264 287#define IMX8QXP_DC0_PRG7_APB_CLK 265 288#define IMX8QXP_DC0_PRG8_RTRAM_CLK 266 289#define IMX8QXP_DC0_PRG8_APB_CLK 267 290#define IMX8QXP_DC0_DPR0_APB_CLK 268 291#define IMX8QXP_DC0_DPR0_B_CLK 269 292#define IMX8QXP_DC0_RTRAM0_CLK 270 293#define IMX8QXP_DC0_RTRAM1_CLK 271 294 295/* MIPI-LVDS part1 */ 296#define IMX8QXP_MIPI_IPG_CLK 272 297#define IMX8QXP_MIPI0_I2C0_DIV 273 298#define IMX8QXP_MIPI0_I2C1_DIV 274 299#define IMX8QXP_MIPI0_I2C0_CLK 275 300#define IMX8QXP_MIPI0_I2C1_CLK 276 301#define IMX8QXP_MIPI0_I2C0_IPG_S_CLK 277 302#define IMX8QXP_MIPI0_I2C0_IPG_CLK 278 303#define IMX8QXP_MIPI0_I2C1_IPG_S_CLK 279 304#define IMX8QXP_MIPI0_I2C1_IPG_CLK 280 305#define IMX8QXP_MIPI0_PWM_IPG_S_CLK 281 306#define IMX8QXP_MIPI0_PWM_IPG_CLK 282 307#define IMX8QXP_MIPI0_PWM_32K_CLK 283 308#define IMX8QXP_MIPI0_GPIO_IPG_CLK 284 309 310#define IMX8QXP_IMG_JPEG_ENC_IPG_CLK 285 311#define IMX8QXP_IMG_JPEG_ENC_CLK 286 312#define IMX8QXP_IMG_JPEG_DEC_IPG_CLK 287 313#define IMX8QXP_IMG_JPEG_DEC_CLK 288 314#define IMX8QXP_IMG_PXL_LINK_DC0_CLK 289 315#define IMX8QXP_IMG_PXL_LINK_DC1_CLK 290 316#define IMX8QXP_IMG_PXL_LINK_CSI0_CLK 291 317#define IMX8QXP_IMG_PXL_LINK_CSI1_CLK 292 318#define IMX8QXP_IMG_PXL_LINK_HDMI_IN_CLK 293 319#define IMX8QXP_IMG_PDMA_0_CLK 294 320#define IMX8QXP_IMG_PDMA_1_CLK 295 321#define IMX8QXP_IMG_PDMA_2_CLK 296 322#define IMX8QXP_IMG_PDMA_3_CLK 297 323#define IMX8QXP_IMG_PDMA_4_CLK 298 324#define IMX8QXP_IMG_PDMA_5_CLK 299 325#define IMX8QXP_IMG_PDMA_6_CLK 300 326#define IMX8QXP_IMG_PDMA_7_CLK 301 327#define IMX8QXP_IMG_AXI_CLK 302 328#define IMX8QXP_IMG_IPG_CLK 303 329#define IMX8QXP_IMG_PXL_CLK 304 330 331#define IMX8QXP_CSI0_I2C0_DIV 305 332#define IMX8QXP_CSI0_PWM0_DIV 306 333#define IMX8QXP_CSI0_CORE_DIV 307 334#define IMX8QXP_CSI0_ESC_DIV 308 335#define IMX8QXP_CSI0_IPG_CLK_S 309 336#define IMX8QXP_CSI0_IPG_CLK 310 337#define IMX8QXP_CSI0_APB_CLK 311 338#define IMX8QXP_CSI0_I2C0_IPG_CLK 312 339#define IMX8QXP_CSI0_I2C0_CLK 313 340#define IMX8QXP_CSI0_PWM0_IPG_CLK 314 341#define IMX8QXP_CSI0_PWM0_CLK 315 342#define IMX8QXP_CSI0_CORE_CLK 316 343#define IMX8QXP_CSI0_ESC_CLK 317 344 345#define IMX8QXP_HSIO_AXI_CLK 318 346#define IMX8QXP_HSIO_PER_CLK 319 347#define IMX8QXP_HSIO_PCIE_MSTR_AXI_CLK 320 348#define IMX8QXP_HSIO_PCIE_SLV_AXI_CLK 321 349#define IMX8QXP_HSIO_PCIE_DBI_AXI_CLK 322 350#define IMX8QXP_HSIO_PCIE_X1_PER_CLK 323 351#define IMX8QXP_HSIO_PHY_X1_PER_CLK 324 352#define IMX8QXP_HSIO_MISC_PER_CLK 325 353#define IMX8QXP_HSIO_PHY_X1_APB_CLK 326 354#define IMX8QXP_HSIO_GPIO_CLK 327 355#define IMX8QXP_HSIO_PHY_X1_PCLK 328 356 357#define IMX8QXP_A35_DIV 329 358 359/* ACM */ 360#define IMX8QXP_EXT_AUD_MCLK0 330 361#define IMX8QXP_EXT_AUD_MCLK1 331 362#define IMX8QXP_ESAI0_RX_CLK 332 363#define IMX8QXP_ESAI0_RX_HF_CLK 333 364#define IMX8QXP_ESAI0_TX_CLK 334 365#define IMX8QXP_ESAI0_TX_HF_CLK 335 366#define IMX8QXP_SPDIF0_RX 336 367#define IMX8QXP_SAI0_RX_BCLK 337 368#define IMX8QXP_SAI0_TX_BCLK 338 369#define IMX8QXP_SAI1_RX_BCLK 339 370#define IMX8QXP_SAI1_TX_BCLK 340 371#define IMX8QXP_SAI2_RX_BCLK 341 372#define IMX8QXP_SAI3_RX_BCLK 342 373#define IMX8QXP_SAI4_RX_BCLK 343 374 375#define IMX8QXP_ACM_AUD_CLK0_SEL 344 376#define IMX8QXP_ACM_AUD_CLK0_CLK 345 377#define IMX8QXP_ACM_AUD_CLK1_SEL 346 378#define IMX8QXP_ACM_AUD_CLK1_CLK 347 379#define IMX8QXP_ACM_MCLKOUT0_SEL 348 380#define IMX8QXP_ACM_MCLKOUT0_CLK 349 381#define IMX8QXP_ACM_MCLKOUT1_SEL 350 382#define IMX8QXP_ACM_MCLKOUT1_CLK 351 383#define IMX8QXP_ACM_ESAI0_MCLK_SEL 352 384#define IMX8QXP_ACM_ESAI0_MCLK_CLK 353 385#define IMX8QXP_ACM_GPT0_MUX_CLK_SEL 354 386#define IMX8QXP_ACM_GPT0_MUX_CLK_CLK 355 387#define IMX8QXP_ACM_GPT1_MUX_CLK_SEL 356 388#define IMX8QXP_ACM_GPT1_MUX_CLK_CLK 357 389#define IMX8QXP_ACM_GPT2_MUX_CLK_SEL 358 390#define IMX8QXP_ACM_GPT2_MUX_CLK_CLK 359 391#define IMX8QXP_ACM_GPT3_MUX_CLK_SEL 360 392#define IMX8QXP_ACM_GPT3_MUX_CLK_CLK 361 393#define IMX8QXP_ACM_GPT4_MUX_CLK_SEL 362 394#define IMX8QXP_ACM_GPT4_MUX_CLK_CLK 363 395#define IMX8QXP_ACM_GPT5_MUX_CLK_SEL 364 396#define IMX8QXP_ACM_GPT5_MUX_CLK_CLK 365 397#define IMX8QXP_ACM_SAI0_MCLK_SEL 366 398#define IMX8QXP_ACM_SAI0_MCLK_CLK 367 399#define IMX8QXP_ACM_SAI1_MCLK_SEL 368 400#define IMX8QXP_ACM_SAI1_MCLK_CLK 369 401#define IMX8QXP_ACM_SAI2_MCLK_SEL 370 402#define IMX8QXP_ACM_SAI2_MCLK_CLK 371 403#define IMX8QXP_ACM_SAI3_MCLK_SEL 372 404#define IMX8QXP_ACM_SAI3_MCLK_CLK 373 405#define IMX8QXP_ACM_SAI4_MCLK_SEL 374 406#define IMX8QXP_ACM_SAI4_MCLK_CLK 375 407#define IMX8QXP_ACM_SAI5_MCLK_SEL 376 408#define IMX8QXP_ACM_SAI5_MCLK_CLK 377 409#define IMX8QXP_ACM_SPDIF0_TX_CLK_SEL 378 410#define IMX8QXP_ACM_SPDIF0_TX_CLK_CLK 379 411#define IMX8QXP_ACM_MQS_TX_CLK_SEL 380 412#define IMX8QXP_ACM_MQS_TX_CLK_CLK 381 413#define IMX8QXP_ACM_ASRC0_MUX_CLK_SEL 382 414#define IMX8QXP_ACM_ASRC1_MUX_CLK_SEL 383 415#define IMX8QXP_ACM_ASRC0_MUX_CLK_CLK 384 416#define IMX8QXP_ACM_ASRC1_MUX_CLK_CLK 385 417 418#define IMX8QXP_IPG_AUD_CLK_ROOT 386 419 420/* Audio */ 421#define IMX8QXP_AUD_PLL0_DIV 387 422#define IMX8QXP_AUD_PLL0 388 423#define IMX8QXP_AUD_PLL1_DIV 389 424#define IMX8QXP_AUD_PLL1 390 425#define IMX8QXP_AUD_AMIX_IPG 391 426#define IMX8QXP_AUD_ESAI_0_IPG 392 427#define IMX8QXP_AUD_ESAI_0_EXTAL_IPG 393 428#define IMX8QXP_AUD_SAI_0_IPG 394 429#define IMX8QXP_AUD_SAI_0_MCLK 395 430#define IMX8QXP_AUD_SAI_1_IPG 396 431#define IMX8QXP_AUD_SAI_1_MCLK 397 432#define IMX8QXP_AUD_SAI_2_IPG 398 433#define IMX8QXP_AUD_SAI_2_MCLK 399 434#define IMX8QXP_AUD_SAI_3_IPG 400 435#define IMX8QXP_AUD_SAI_3_MCLK 401 436#define IMX8QXP_AUD_SAI_4_IPG 402 437#define IMX8QXP_AUD_SAI_4_MCLK 403 438#define IMX8QXP_AUD_SAI_5_IPG 404 439#define IMX8QXP_AUD_SAI_5_MCLK 405 440#define IMX8QXP_AUD_MQS_IPG 406 441#define IMX8QXP_AUD_MQS_HMCLK 407 442#define IMX8QXP_AUD_GPT5_IPG 408 443#define IMX8QXP_AUD_GPT5_CLKIN 409 444#define IMX8QXP_AUD_GPT6_IPG 410 445#define IMX8QXP_AUD_GPT6_CLKIN 411 446#define IMX8QXP_AUD_GPT7_IPG 412 447#define IMX8QXP_AUD_GPT7_CLKIN 413 448#define IMX8QXP_AUD_GPT8_IPG 414 449#define IMX8QXP_AUD_GPT8_CLKIN 415 450#define IMX8QXP_AUD_GPT9_IPG 416 451#define IMX8QXP_AUD_GPT9_CLKIN 417 452#define IMX8QXP_AUD_GPT10_IPG 418 453#define IMX8QXP_AUD_GPT10_CLKIN 419 454#define IMX8QXP_AUD_ACM_AUD_PLL_CLK0_DIV 420 455#define IMX8QXP_AUD_ACM_AUD_PLL_CLK0_CLK 421 456#define IMX8QXP_AUD_ACM_AUD_PLL_CLK1_DIV 422 457#define IMX8QXP_AUD_ACM_AUD_PLL_CLK1_CLK 423 458#define IMX8QXP_AUD_ACM_AUD_REC_CLK0_DIV 424 459#define IMX8QXP_AUD_ACM_AUD_REC_CLK0_CLK 425 460#define IMX8QXP_AUD_ACM_AUD_REC_CLK1_DIV 426 461#define IMX8QXP_AUD_ACM_AUD_REC_CLK1_CLK 427 462#define IMX8QXP_AUD_MCLKOUT0 428 463#define IMX8QXP_AUD_MCLKOUT1 429 464#define IMX8QXP_AUD_SPDIF_0_TX_CLK 430 465#define IMX8QXP_AUD_SPDIF_0_GCLKW 431 466#define IMX8QXP_AUD_SPDIF_0_IPG 432 467#define IMX8QXP_AUD_ASRC_0_IPG 433 468#define IMX8QXP_AUD_ASRC_1_IPG 434 469#define IMX8QXP_AUD_DSP_ADB_ACLK 435 470#define IMX8QXP_AUD_DSP_IPG 436 471#define IMX8QXP_AUD_DSP_CORE_CLK 437 472#define IMX8QXP_AUD_OCRAM_IPG 438 473 474/* DC part2 */ 475#define IMX8QXP_DC0_DISP0_DIV 439 476#define IMX8QXP_DC0_DISP1_DIV 440 477#define IMX8QXP_DC0_BYPASS_0_DIV 441 478#define IMX8QXP_DC0_BYPASS_1_DIV 442 479#define IMX8QXP_DC0_PLL0_DIV 443 480#define IMX8QXP_DC0_PLL1_DIV 444 481#define IMX8QXP_DC0_PLL0_CLK 445 482#define IMX8QXP_DC0_PLL1_CLK 446 483 484/* MIPI-LVDS part2 */ 485#define IMX8QXP_MIPI0_BYPASS_CLK 447 486#define IMX8QXP_MIPI0_PIXEL_DIV 448 487#define IMX8QXP_MIPI0_PIXEL_CLK 449 488#define IMX8QXP_MIPI0_LVDS_PIXEL_DIV 450 489#define IMX8QXP_MIPI0_LVDS_PIXEL_CLK 451 490#define IMX8QXP_MIPI0_LVDS_BYPASS_CLK 452 491#define IMX8QXP_MIPI0_LVDS_PHY_DIV 453 492#define IMX8QXP_MIPI0_LVDS_PHY_CLK 454 493#define IMX8QXP_MIPI0_DSI_TX_ESC_DIV 455 494#define IMX8QXP_MIPI0_DSI_RX_ESC_DIV 456 495#define IMX8QXP_MIPI0_DSI_TX_ESC_CLK 457 496#define IMX8QXP_MIPI0_DSI_RX_ESC_CLK 458 497#define IMX8QXP_MIPI0_LIS_IPG_CLK 459 498#define IMX8QXP_MIPI1_I2C0_DIV 460 499#define IMX8QXP_MIPI1_I2C1_DIV 461 500#define IMX8QXP_MIPI1_I2C0_CLK 462 501#define IMX8QXP_MIPI1_I2C1_CLK 463 502#define IMX8QXP_MIPI1_I2C0_IPG_S_CLK 464 503#define IMX8QXP_MIPI1_I2C0_IPG_CLK 465 504#define IMX8QXP_MIPI1_I2C1_IPG_S_CLK 466 505#define IMX8QXP_MIPI1_I2C1_IPG_CLK 467 506#define IMX8QXP_MIPI1_PWM_IPG_S_CLK 468 507#define IMX8QXP_MIPI1_PWM_IPG_CLK 469 508#define IMX8QXP_MIPI1_PWM_32K_CLK 470 509#define IMX8QXP_MIPI1_GPIO_IPG_CLK 471 510#define IMX8QXP_MIPI1_BYPASS_CLK 472 511#define IMX8QXP_MIPI1_PIXEL_DIV 473 512#define IMX8QXP_MIPI1_PIXEL_CLK 474 513#define IMX8QXP_MIPI1_LVDS_PIXEL_DIV 475 514#define IMX8QXP_MIPI1_LVDS_PIXEL_CLK 476 515#define IMX8QXP_MIPI1_LVDS_BYPASS_CLK 477 516#define IMX8QXP_MIPI1_LVDS_PHY_DIV 478 517#define IMX8QXP_MIPI1_LVDS_PHY_CLK 479 518#define IMX8QXP_MIPI1_DSI_TX_ESC_DIV 480 519#define IMX8QXP_MIPI1_DSI_RX_ESC_DIV 481 520#define IMX8QXP_MIPI1_DSI_TX_ESC_CLK 482 521#define IMX8QXP_MIPI1_DSI_RX_ESC_CLK 483 522 523#define IMX8QXP_MIPI1_LIS_IPG_CLK 484 524 525/* CM40 */ 526#define IMX8QXP_CM40_IPG_CLK 485 527#define IMX8QXP_CM40_I2C_DIV 486 528#define IMX8QXP_CM40_I2C_CLK 487 529#define IMX8QXP_CM40_I2C_IPG_CLK 488 530 531/* VPU clocks. */ 532#define IMX8QXP_VPU_ENC_CLK 489 533#define IMX8QXP_VPU_DEC_CLK 490 534 535/* MIPI-LVDS part3 */ 536#define IMX8QXP_MIPI0_DSI_PLL_CLK 491 537#define IMX8QXP_MIPI0_DSI_PLL_DIV2_CLK 492 538#define IMX8QXP_MIPI0_LVDS_PIXEL_SEL 493 539#define IMX8QXP_MIPI0_LVDS_PHY_SEL 494 540#define IMX8QXP_MIPI0_DSI_TX_ESC_SEL 495 541#define IMX8QXP_MIPI0_DSI_RX_ESC_SEL 496 542#define IMX8QXP_MIPI0_DSI_PHY_SEL 498 543#define IMX8QXP_MIPI0_DSI_PHY_DIV 499 544#define IMX8QXP_MIPI0_DSI_PHY_CLK 500 545#define IMX8QXP_MIPI1_DSI_PLL_CLK 501 546#define IMX8QXP_MIPI1_DSI_PLL_DIV2_CLK 502 547#define IMX8QXP_MIPI1_LVDS_PIXEL_SEL 503 548#define IMX8QXP_MIPI1_LVDS_PHY_SEL 504 549#define IMX8QXP_MIPI1_DSI_TX_ESC_SEL 505 550#define IMX8QXP_MIPI1_DSI_RX_ESC_SEL 506 551#define IMX8QXP_MIPI1_DSI_PHY_SEL 507 552#define IMX8QXP_MIPI1_DSI_PHY_DIV 508 553#define IMX8QXP_MIPI1_DSI_PHY_CLK 509 554 555/* DC part3 */ 556#define IMX8QXP_DC0_DPR1_APB_CLK 510 557#define IMX8QXP_DC0_DPR1_B_CLK 511 558 559#define IMX8QXP_CONN_PLL0_CLK 512 560#define IMX8QXP_CONN_PLL1_CLK 513 561#define IMX8QXP_SDHC0_SEL 514 562#define IMX8QXP_SDHC1_SEL 515 563#define IMX8QXP_SDHC2_SEL 516 564 565/* PARALLER CSI */ 566#define IMX8QXP_PARALLEL_CSI_CLK_DPLL 517 567#define IMX8QXP_PARALLEL_CSI_CLK_SEL 518 568#define IMX8QXP_PARALLEL_CSI_PER_CLK_DIV 519 569#define IMX8QXP_PARALLEL_CSI_PIXEL_CLK 520 570#define IMX8QXP_PARALLEL_CSI_IPG_CLK 521 571#define IMX8QXP_PARALLEL_CSI_MCLK_DIV 522 572#define IMX8QXP_PARALLEL_CSI_MISC0_CLK 523 573 574#define IMX8QXP_MIPI0_PWM_DIV 524 575#define IMX8QXP_MIPI1_PWM_DIV 525 576#define IMX8QXP_MIPI0_PWM_CLK 526 577#define IMX8QXP_MIPI1_PWM_CLK 527 578 579#define IMX8QXP_LSIO_MU5A_IPG_S_CLK 528 580#define IMX8QXP_LSIO_MU5A_IPG_CLK 529 581 582#define IMX8QXP_CLK_END 530 583#endif /* __DT_BINDINGS_CLOCK_IMX8QXP_H */ 584